Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.6.1.4. GbE的速率匹配FIFO

速率匹配FIFO能够补偿上游发送器和本地接收器参考时钟之间的频率百万分率(ppm)差异多达125 MHz ± 100 ppm差异。
注: 总共200 ppm是按照(125 MHz + 100 ppm) - (125 MHz - 100 ppm) = 200 ppm计算出来的。与之相比,(125 MHz + 0 ppm) - (125 MHz - 200 ppm)不符合规范。

遵照IEEE 802.3-2008规范中列出的规则,GbE协议要求发送器在数据包间的间隙(IPG)发送空闲有序集/I1/ (/K28.5/D5.6/)和/I2/ (/K28.5/D16.2/)。

当字对齐器中的同步状态机指示已通过驱动rx_syncstatus信号的电平变高获取同步后,速率匹配操作便会开始。速率匹配器在操作中以成对的形式删除或插入/I2/有序集的/K28.5/和/D16.2/符号,以防止速率匹配FIFO上溢或下溢。速率匹配操作可根据需要插入或删除任意数量的/I2/有序集。

下图显示了一个必须删除三个符号的速率匹配删除操作示例。因为速率匹配FIFO只能删除/I2/有序集,因此它删除两个/I2/有序集(删除四个符号)。

图 48. 速率匹配FIFO删除操作


下图显示了一个必须插入一个符号的速率匹配FIFO插入操作示例。因为速率匹配FIFO只能插入/I2/有序集,因此它插入一个/I2/有序集(插入两个符号)。

图 49. 速率匹配FIFO插入操作


rx_std_rmfifo_fullrx_std_rmfifo_empty转发到 FPGA 架构以指示速率匹配FIFO已满和已空的情况。

速率匹配FIFO不会删除代码组来解决FIFO已满的问题。它会将rx_std_rmfifo_full标志置位至少两个恢复时钟周期以指示速率匹配FIFO已满。下图显示了当写指针比读指针快时速率匹配FIFO变满的情况。

图 50. 速率匹配FIFO已满


速率匹配FIFO不会插入代码组来解决FIFO已空的问题。它会将rx_std_rmfifo_empty标志置位至少两个恢复时钟周期以指示速率匹配FIFO已空。下图显示了当读指针比写指针快时速率匹配FIFO变空的情况。

图 51. 速率匹配FIFO已空


在速率匹配FIFO变满和变空时,必须对rx_digitalreset信号进行置位以对接收器PCS模块进行复位。