仅对英特尔可见 — GUID: nik1407098811799
Ixiasoft
2.7.1. PIPE的收发器通道数据通路
2.7.2. 所支持的PIPE特性
2.7.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.7.4. 如何在Arria 10收发器中实现PCI Express* (PIPE)
2.7.5. PIPE的Native PHY IP参数设置
2.7.6. PIPE的fPLL IP参数内核设置
2.7.7. PIPE的ATX PLL IP参数内核设置
2.7.8. PIPE的Native PHY IP端口
2.7.9. PIPE的fPLL端口
2.7.10. PIPE的ATX PLL端口
2.7.11. 到TX去加重的预置映射
2.7.12. 如何对PIPE配置布局通道
2.7.13. Gen3数据速率的PHY IP Core for PCIe* (PIPE)链路均衡
2.7.14. 使用收发器套件(TTK)/系统控制台/重配置接口进行手动调节 Arria® 10 PCIe设计(Hard IP(HIP)和PIPE) (仅用于调试)
2.9.1.1. 如何在Arria 10收发器中实现Basic (Enhanced PCS)和Basic with KR FEC收发器配置规则
2.9.1.2. Basic (Enhanced PCS)和Basic with KR FEC的Native PHY IP参数设置
2.9.1.3. 如何在Basic Enhanced PCS中低延时
2.9.1.4. Enhanced PCS FIFO操作
2.9.1.5. TX Data Bitslip(TX数据比特滑移)
2.9.1.6. TX数据极性反转
2.9.1.7. RX Data Bitslip(RX数据比特滑移)
2.9.1.8. RX数据极性反转
2.9.2.1. 字对齐器手动模式
2.9.2.2. 字对齐器同步状态机模式
2.9.2.3. RX比特滑移
2.9.2.4. RX极性反转
2.9.2.5. RX比特反转
2.9.2.6. RX字节反转
2.9.2.7. 基本(单宽度)模式下的速率匹配FIFO
2.9.2.8. 速率匹配FIFO基本(双宽度)模式
2.9.2.9. 8B/10B编码器和解码器
2.9.2.10. 8B/10B TX差异控制
2.9.2.11. 如何在基本模式下使能低延时
2.9.2.12. TX比特滑移
2.9.2.13. TX极性倒转
2.9.2.14. TX比特反转
2.9.2.15. TX字节反转
2.9.2.16. 如何在 Arria® 10 收发器中实现Basic,Basic with Rate Match收发器配置规则
2.9.2.17. Basic,Basic with Rate Match配置的Native PHY IP参数设置
6.1. 重新配置通道和 PLL 模块
6.2. 与重配置接口进行交互
6.3. 配置文件
6.4. 多种重配置设置档
6.5. 嵌入重配置流光器
6.6. 仲裁
6.7. 动态重配置的建议
6.8. 执行动态重配置的步骤
6.9. 直接重配置流程
6.10. Native PHY IP或PLL IP内核指导的重配置流程
6.11. 特殊情况的重配置流程
6.12. 更改 PMA 模拟参数
6.13. 端口和参数
6.14. 在多个IP模块之中动态重配置接口合并
6.15. 嵌入式调试功能
6.16. 使用数据码型生成器和检查器
6.17. 时序收敛建议
6.18. 不支持的功能
6.19. Arria® 10 收发器寄存器映射
8.7.1. XCVR_A10_TX_PRE_EMP_SIGN_PRE_TAP_1T
8.7.2. XCVR_A10_TX_PRE_EMP_SIGN_PRE_TAP_2T
8.7.3. XCVR_A10_TX_PRE_EMP_SIGN_1ST_POST_TAP
8.7.4. XCVR_A10_TX_PRE_EMP_SIGN_2ND_POST_TAP
8.7.5. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_PRE_TAP_1T
8.7.6. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_PRE_TAP_2T
8.7.7. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_1ST_POST_TAP
8.7.8. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_2ND_POST_TAP
仅对英特尔可见 — GUID: nik1407098811799
Ixiasoft
6.15.2.3. PRBS 软核累加器
伪随机二进制序列(PRBS)软核累加器与收发器通道中的硬核PRBS模块结合使用。 本节对可被添加到Native PHY IP内核的软逻辑作了介绍。要使能该选项,启用Native PHY IP参数逻辑器中的Enable PRBS Soft Accumulators选项。
PRBS 软核累加器含有3个控制位(Enable、Reset和Snapshot)和一个状态位(PRBS Done)。
- Enable位—用于打开加速逻辑。该位还用于进行选择性错误累加和暂停序列。
- Reset位—复位PRBS多项式以及位和错误累加器。如果使用了独立通道快照,该位还可以将快照寄存器复位。
- Snapshot位—同时采集累加的位和错误的当前值。这样,使用Avalon-MM接口时所增加的读取时间产生的影响就会化于无形。采集快照提供在特定时间相对于位计数的准确错误计数。
- PRBS Done位—表示PRBS检查器具有足够的时间以锁定到输入码型。
例如:要在时序的任何实例上采集累加的错误,以及进行回读,需要执行下面的操作。
- 在执行动态重配置步骤的步骤1至7中执行必要的步骤。
- 对地址0x300执行一个read-modify-write操作,并将位0设置成1'b1。此操作使能了错误和位计数器。
- 要采集特定实例中累加的错误,需对地址0x300执行一个read-modify-write操作,并将位2设置成1'b1。这获得了错误计数器的快照并将值存储在错误计数寄存器中。
- 采集快照时,要读取累加的错误数量,需从相应的错误寄存器0x301到0x307进行读取。
- 要复位位和错误累加器,可以对地址0x300位1执行一个read-modify-write操作。
- 在执行动态重配置步骤的步骤9至12中执行必要的步骤。
注: 可以使能错误和位计数器(0x300[0])并在不同的时间采集累加位和错误。只要设置了计数器使能位,错误计数寄存器和位计数寄存器就会被更新了最新的计数器值。
使用硬核PRBS模块时,可通过PRBS软核累加器来计算所累加的位和错误。PRBS软累加器是基于字的计数器。从PRBS软累加器中读取的值表示计数的字数量。因此,为了获得总累加位,用户需要通过乘以累加位通过count [49:0]寄存器中读取的值和PCS-PMA接口的宽度。对于Accumulated error count [49:0]寄存器,只要在字中有位错误(一个字一个位错误或者一个字的所有位错误),它将会计数一次。因此,Accumulated error count [49:0]寄存器不会给出绝对位错误计数。每个计数,绝对位错误可以从1到PCS-PMA接口的宽度。
有关使用硬核PRBS模块的详细信息,请参考"使用数据码型生成器和检查器"部分。
地址 | 类型 | 名称 | 说明 |
---|---|---|---|
0x300[0] | RW | Counter enable (enables both error and bit counters) | 计数器使能(使能错误和位计数器) |
0x300[1] | RW | Reset | 复位错误累加器 |
0x300[2] | RW | Error Count Snapshot | 快照采集当时实例累加的位和错误的当前值 |
0x300[3] | RO | PRBS Done | PRBS Done,置位时表示验证器已经采集了连续的PRBS码型,并且第一次传递多项式完成 |
0x301[7:0] | RO | Accumulated error count [7:0] | 准确错误计数[7:0] |
0x302[7:0] | RO | Accumulated error count [15:8] | 准确错误计数[15:8] |
0x303[7:0] | RO | Accumulated error count [23:16] | 准确错误计数[23:16] |
0x304[7:0] | RO | Accumulated error count [31:24] | 准确错误计数[31:24] |
0x305[7:0] | RO | Accumulated error count [39:32] | 准确错误计数[39:32] |
0x306[7:0] | RO | Accumulated error count [47:40] | 准确错误计数[47:40] |
0x307[1:0] | RO | Accumulated error count [49:48] | 准确错误计数[49:48] |
0x30D[7:0] | RO | Accumulated bit pass through count[7:0] | 通过计数[7:0]的累加位 |
0x30E[7:0] | RO | Accumulated bit pass through count[15:8] | 通过计数[15:8]的累加位 |
0x30F[7:0] | RO | Accumulated bit pass through count[23:16] | 通过计数[23:16]的累加位 |
0x310[7:0] | RO | Accumulated bit pass through count[31:24] | 通过计数[31:24]的累加位 |
0x311[7:0] | RO | Accumulated bit pass through count[39:32] | 通过计数[39:32]的累加位 |
0x312[7:0] | RO | Accumulated bit pass through count[47:40] | 通过计数[47:40]的累加位 |
0x313[1:0] | RO | Accumulated bit pass through count[49:48] | 通过计数[49:48]的累加位 |
注: 使用soft PRBS累加器时,Intel建议禁用字节串行器和解串器模块。使能字节串行器和解串器模块时,所计算的位数被减半,因为该时钟运行在半速率上。