Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

5.4.1.2. 变速器

PCIe* 3.0基本规范指定130位的模块大小(模块长度可变的SKP有序集除外)。所实现的130位数据路径会占用重要资源,因此PCIe Gen3 PCS数据路径以32位宽度实现。由于TX PMA数据宽度固定到32位,而且模块大小为130位且可变,因此需要使用变速器将130位转换为32位。

TX PCS中的变速器模块会将130位数据(tx_parallel_data[127:0] + pipe_tx_sync_hdr[1:0])转换为TX PMA所需的32位数据(因为所实现的数据通路为32 位),以降低资源的使用率。130位数据按如下方式被接收到32位数据通路:34 (32 + 2位同步头)、32、32、32。在第一个周期中,变速器会将34位输入数据转换为32位数据。在接下来的三个时钟周期中,变速器将合并来自相邻周期的位以形成32位数据。为了使变速器正常工作,必须在数据中为每16个移位提供一个间隙,因为每个移位都包含两个用来将初始的34位转换为变速器中32位的位。在经过16次移位之后,变速器将额外拥有32位已传出的数据,因此需要在输入数据流中提供一个间隙。此间隙是通过在每16个模块的输入数据(tx_parallel_data)后将pipe_tx_data_valid驱动至低一个周期来实现的。