Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

5.3.2.4. 8B/10B 解码器

8B/10B 解码器的一般功能是将 10 位编码值视为输入,并生成 8 位数据值和 1 位控制值作为输出。 在启用了速率匹配 FIFO 的配置中,8B/10B 解码器接收来自速率匹配 FIFO 的数据。在禁用了速率匹配 FIFO 的配置中,8B/10B 解码器接收来自字对齐器的数据。8B/10B 解码器在以下两种情况下运行:

  • 当 PCS-PMA 接口宽度为 10 位,FGPA 架构-PCS 接口宽度为 8 位时
  • 当 PCS-PMA 接口宽度为 20 位,FPGA 架构-PCS 接口宽度为 16 位时
图 256. 单宽和双宽模式下的 8B/10B 解码器


当 PCS-PMA 接口宽度为 10 位时,仅使用一个 8B/10B 解码器来执行转换。当 PCS-PMA 接口宽度为 20 位时,将使用两个级联 8B/10B 解码器。将首先对所收到的 20 位编码数据的 10 位 LSByte 进行解码,然后将最终的运行差异转发到负责对 10 位 MSByte 进行解码的 8B/10B 解码器。级联 8B/10B 解码器会将 20 位编码数据解码为 16 位数据 + 2 位控制标识符。2 位控制标识符的 MSB 和 LSB 分别与 16 位解码数据代码组的 MSByte 和 LSByte 相对应。解码数据会馈送到字节解串器或 RX FIFO。