Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.2.9. 连接PHY IP到PLL IP内核和复位控制器

连接PHY IP、PLL IP内核和复位控制器。通过写入顶层模块来连接所有IP模块。

在<phy instance name>.v文件或 <phy instance name>.vhd和<phy_instance_name>_bb.v文件中文件中可以看到用于每个IP的所有I/O端口。

关于端口的详细说明,请参考PLL使用收发器Native PHY IP内核复位收发器通道章节中的端口表。