仅对英特尔可见 — GUID: nik1398706813363
Ixiasoft
仅对英特尔可见 — GUID: nik1398706813363
Ixiasoft
2.4.2. 普通参数和数据通路参数
您可以通过指定参数值来定制Transceiver Native PHY IP内核的实例。在Parameter Editor中,根据每种功能模块及特性,参数被组织在下面各个部分中:
- General, Common PMA Options, and Datapath Options(普通,通用PMA选项和数据通路选项)
- TX PMA
- RX PMA
- Standard PCS(标准型PCS)
- Enhanced PCS(增强型PCS)
- PCS Direct Datapath(PCS直接数据通路)
- Dynamic Reconfiguration(动态重配置)
- Analog PMA Settings (Optional)(模拟PMA设置,可选)
- Generation Options(生成选项)
参数 | 值 | 说明 |
---|---|---|
Message level for rule violations | error warning |
指定参数违规的消息等级。选择error将导致所有违规防止IP生成。 选择warning将所有违规显示成消息窗口中的告警信息,即便出现违规也允许IP生成。 22 |
VCCR_GXB and VCCT_GXB supply voltage for the Transceiver | 0_9V, 1_0V, 1_1V |
为收发器选择VCCR_GXB和VCCT_GXB电源电压。
注: 此选项仅用于GUI规则验证。使用Quartus Prime Setting File (.qsf)约束在您的静态设计中设置此参数。
|
Transceiver Link Type | sr, lr |
选择收发器链路的类型。 sr-短距离(芯片到芯片通信),lr-长距离(背板通信)。
注: 此选项仅用于GUI规则验证。使用Quartus Prime Setting File (.qsf)约束在您的静态设计中设置此参数。
|
Transceiver configuration rules | User Selection |
指定收发器的有效配置规则。 此参数指定配置规则,Parameter Editor根据该配置规则检查对指定协议的PMA和PCS参数设置。根据所选的收发器配置规则,Parameter Editor验证您选择的参数和选项,并对所有无效设置生成相关的错误消息。 要确定选择哪种收发器配置规则用于您的协议,请参考中的收发器配置规则参数表获得关于每种收发器配置规则的详细信息。 此参数用于规则检查,而不是一个preset。您需要对协议实现设置全部参数。 |
PMA configuration rules | Basic SATA/SAS QPI GPON |
指定PMA的配置规则。 除了SATA,GPON和QPI,对所有其它协议模式选择Basic。 仅当Transceiver configuration rule设置为Basic/Custom (Standard PCS)时才能使用SATA。 仅当Transceiver configuration rule设置为Basic (Enhanced PCS)时才能使用GPON。 仅当Transceiver configuration rule设置为PCS-Direct时才能使用QPI。 |
Transceiver mode | TX/RX Duplex TX Simplex RX Simplex |
指定收发器的操作模式。
默认值为TX/RX Duplex。 |
Number of data channels | 1 – <n> | 指定要实现的收发器通道数量。最大通道数( <n> )取决于所选封装。 默认值为1。 |
Data rate | < valid Transceiver data rate > | 指定数据速率,单位是Mbps。 |
Enable datapath and interface reconfiguration | On/Off | 开启此选项后,您可以预配置并在Standard PCS、Enhanced PCS和PCS direct数据通路之间进行动态切换。 默认值是Off。 |
Enable simplified data interface | On/Off | 默认情况下,不管指定的FPGA架构宽度是多少,所有的128-bits都是tx_parallel_data和rx_parallel_data总线的端口。你必须了解接口中的数据和控制信号的映射。请参考Enhanced PCS TX and RX Control Ports部分获得关于数据和控制信号映射的详细信息。 开启此选项时,Native PHY IP内核显示一个FPGA架构与收发器之间的简化数据和控制接口。只有用于特定FPGA架构的128-bits的子集才是端口。 默认值为Off。23 |
Provide separate interface for each channel | On/Off | 当所选的Native PHY IP内核显现每个通道各自的数据,复位和时钟接口,而不是一条宽总线。 |
收发器配置设置 | 说明 |
---|---|
Basic/Custom (Standard PCS) | 在Standard PCS中执行一套标准规则。选择这些规则在Standard PCS中实现需要模块的定制协议,或者其它配置规则中不涵盖的协议。 |
Basic/Custom w /Rate Match (Standard PCS) | 在Standard PCS中执行一套标准规则,包括Rate Match FIFO的规则。选择这些规则在Standard PCS中实现需要模块的定制协议,或者其它配置规则中不涵盖的协议。 |
CPRI (Auto) | 执行CPRI协议所要求的规则。接收器字对齐器模式设置为Auto。在Auto模式下,字对齐设置为确定性延迟。 |
CPRI (Manual) | 执行CPRI协议所要求的规则。接收器字对齐器模式设置为Manual。在Manual模式下,FPGA架构中的逻辑控制字对齐器。 |
GbE | 执行1 Gbps Ethernet (1 GbE)协议所要求的规则。 |
GbE 1588 | 执行支持IEEE 1588 Standard中定义的精密时间协议(PTP)的1 GbE协议所要求的规则。 |
Gen1 PIPE | Enforces rules for a Gen1 PCIe* ® PIPE interface that you can connect to a soft MAC and Data Link Layer. |
Gen2 PIPE | 对能够连接到soft MAC和Data Link Layer的Gen2 PCIe PIPE接口执行规则。 |
Gen3 PIPE | 对能够连接到soft MAC和Data Link Layer的Gen3 PCIe PIPE接口执行规则。 |
Basic (Enhanced PCS) | 在Enhanced PCS中执行一套标准规则。选择这些规则在Enhanced PCS中实现需要模块的定制协议,或者其它配置规则中不涵盖的协议。 |
Interlaken | 执行Interlaken协议所要求的规则。 |
10GBASE-R | 执行10GBASE-R协议所要求的规则。 |
10GBASE-R 1588 | 执行1588使能的10GBASE-R协议所要求的规则。 |
10GBASE-R w/KR FEC | 执行KR FEC模块使能的10GBASE-R协议所要求的规则。 |
40GBASE-R w/KR FEC | 执行KR FEC模块使能的40GBASE-R协议所要求的规则。 |
Basic w/KR FEC | 当您使能KR FEC模块时,执行Enhanced PCS所要求的一套标准规则。选择此规则在Enhanced PCS中实现需要模块的定制协议,或者其它配置规则中不涵盖的协议。 |
PCS Direct | 执行PCS Direct模式所要求的规则。在此配置下,数据流经PCS通道,但所有内部PCS模块都被旁路。如果需要,在FPGA架构中能够实现PCS功能。 |