Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.7. PCI Express* (PIPE)

对于Gen1、Gen2和Gen3,分别为2.5、5.0和8 Gbps使用Arria 10收发器来实现一个完整的PCI Express (PCIe)解决方案。

使用下面其中一个方法来配置收发器以实现PCIe*功能:

  • Arria 10 Hard IP for PCIe
    这是一个完整的PCIe方案,它包括Transaction (传输),Data Link (数据链路)以及PHY/MAC层。 硬核IP方案包括专用硬核逻辑,并与收发器PHY接口相连。
  • PIPE Gen1/Gen2/Gen3收发器配置规则中的Native PHY IP内核

    使用Native PHY IP (Native PHY IP Core)配置PCIe模式下的收发器以访问PIPE接口(通常称作收发器中的PIPE模式)。此模式使您能够将收发器连接到第三方MAC,创建一个完整的PCIe解决方案。

    PIPE规范(3.0版)提供了与PCIe兼容的物理层的实现的详细信息。PIPE Gen1、Gen2和Gen3的Native PHY IP内核支持×1、×2、×4或×8操作以实现从2到64Gbps的整个传输带宽。在x1配置中,每个通道的PCS和PMA模块被提供时钟并且单独地复位。x2、x4和x8配置支持两通道、四通道和八通道链路的通道绑定。在这些绑定的通道配置中,所有bonded通道的PCS和PMA模块共享通用时钟和复位信号。

Gen1和Gen2模式使用8B/10B编码,占用整个链路带宽的20%开销。Gen3模式使用128b/130b 编码,它具有小于2%的开销。Gen1和Gen2模式使用标准PCS,Gen3 模式使用Gen3 PCS进行操作。

表 179.  收发器解决方案
支持 Arria 10 Hard IP for PCI Express Native PHY IP Core for PCI Express (PIPE)
Gen1、Gen2和Gen3数据速率 Yes Yes
MAC、数据链路和传输层 Yes FPGA架构中的用户实现
收发器接口 通过PIPE 3.0接口的Hard IP
  • PIPE 2.0 Gen1和Gen2
  • 基于PIPE 3.0的带有Gen1/Gen2支持的Gen3