Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

7.5.1. ATX PLL重新校准

在您的应用中使用ATX PLL,并且需要改变线路速率或时钟频率时, 在改变线路速率或时钟频率后必须重新校准ATX PLL。

按照下面的步骤重新校准ATX PLL:

  1. 将0x2写入到偏移地址0x0[7:0],请求用户访问内部配置总线。
  2. 等待reconfig_waitrequest置低(逻辑低),或者等到PreSICE Avalon-MM接口的功能寄存器控制0x280[2]=0x0。
  3. 要校准ATX PLL,Read-Modify-Write 0x1到ATX PLL的地址0x100的bit[0]。
  4. 通过写入0x1到偏移地址0x0[7:0],将内部配置总线释放到PreSICE以执行重新校准。
  5. 定期检查*cal_busy输出信号或者读取功能寄存器0x280[1]来检查*cal_busy状态,直到完成校准。
注: 如果正在重新校准ATX PLL,并且相邻的ATX PLL用于器件的同一侧,则按照"使用ATX PLL和fPLL时的发送PLL间距指南"章节所述的ATX PLL-to-ATX PLL间距指南。