仅对英特尔可见 — GUID: nik1398706959260
Ixiasoft
2.7.1. PIPE的收发器通道数据通路
2.7.2. 所支持的PIPE特性
2.7.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.7.4. 如何在Arria 10收发器中实现PCI Express* (PIPE)
2.7.5. PIPE的Native PHY IP参数设置
2.7.6. PIPE的fPLL IP参数内核设置
2.7.7. PIPE的ATX PLL IP参数内核设置
2.7.8. PIPE的Native PHY IP端口
2.7.9. PIPE的fPLL端口
2.7.10. PIPE的ATX PLL端口
2.7.11. 到TX去加重的预置映射
2.7.12. 如何对PIPE配置布局通道
2.7.13. Gen3数据速率的PHY IP Core for PCIe* (PIPE)链路均衡
2.7.14. 使用收发器套件(TTK)/系统控制台/重配置接口进行手动调节 Arria® 10 PCIe设计(Hard IP(HIP)和PIPE) (仅用于调试)
2.9.1.1. 如何在Arria 10收发器中实现Basic (Enhanced PCS)和Basic with KR FEC收发器配置规则
2.9.1.2. Basic (Enhanced PCS)和Basic with KR FEC的Native PHY IP参数设置
2.9.1.3. 如何在Basic Enhanced PCS中低延时
2.9.1.4. Enhanced PCS FIFO操作
2.9.1.5. TX Data Bitslip(TX数据比特滑移)
2.9.1.6. TX数据极性反转
2.9.1.7. RX Data Bitslip(RX数据比特滑移)
2.9.1.8. RX数据极性反转
2.9.2.1. 字对齐器手动模式
2.9.2.2. 字对齐器同步状态机模式
2.9.2.3. RX比特滑移
2.9.2.4. RX极性反转
2.9.2.5. RX比特反转
2.9.2.6. RX字节反转
2.9.2.7. 基本(单宽度)模式下的速率匹配FIFO
2.9.2.8. 速率匹配FIFO基本(双宽度)模式
2.9.2.9. 8B/10B编码器和解码器
2.9.2.10. 8B/10B TX差异控制
2.9.2.11. 如何在基本模式下使能低延时
2.9.2.12. TX比特滑移
2.9.2.13. TX极性倒转
2.9.2.14. TX比特反转
2.9.2.15. TX字节反转
2.9.2.16. 如何在 Arria® 10 收发器中实现Basic,Basic with Rate Match收发器配置规则
2.9.2.17. Basic,Basic with Rate Match配置的Native PHY IP参数设置
6.1. 重新配置通道和 PLL 模块
6.2. 与重配置接口进行交互
6.3. 配置文件
6.4. 多种重配置设置档
6.5. 嵌入重配置流光器
6.6. 仲裁
6.7. 动态重配置的建议
6.8. 执行动态重配置的步骤
6.9. 直接重配置流程
6.10. Native PHY IP或PLL IP内核指导的重配置流程
6.11. 特殊情况的重配置流程
6.12. 更改 PMA 模拟参数
6.13. 端口和参数
6.14. 在多个IP模块之中动态重配置接口合并
6.15. 嵌入式调试功能
6.16. 使用数据码型生成器和检查器
6.17. 时序收敛建议
6.18. 不支持的功能
6.19. Arria® 10 收发器寄存器映射
8.7.1. XCVR_A10_TX_PRE_EMP_SIGN_PRE_TAP_1T
8.7.2. XCVR_A10_TX_PRE_EMP_SIGN_PRE_TAP_2T
8.7.3. XCVR_A10_TX_PRE_EMP_SIGN_1ST_POST_TAP
8.7.4. XCVR_A10_TX_PRE_EMP_SIGN_2ND_POST_TAP
8.7.5. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_PRE_TAP_1T
8.7.6. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_PRE_TAP_2T
8.7.7. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_1ST_POST_TAP
8.7.8. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_2ND_POST_TAP
仅对英特尔可见 — GUID: nik1398706959260
Ixiasoft
2.8.3. CPRI的手动模式下的字对齐器
当在CPRI (Manual)模式下配置字对齐器时,字对齐器对特定的对齐字符解析输入数据流。rx_digitalreset置低后,置位rx_std_wa_patternalign会触发字对齐器查找预定义字对齐码型,或者在已接收的数据流中搜索它的补码。有一点很重要:根据不同的PCS-PMA接口宽度,手动模式下字对齐的行为是不同的。
PCS-PMA接口宽度 | rx_std_wa_patternalign行为 | rx_syncstatus行为 | rx_patterndetect行为 |
---|---|---|---|
10 | 电平敏感 | 一个并行时钟周期(当检测到三个控制码型时) | 一个并行时钟周期 |
20 | 边沿敏感 | 保持置位直到rx_std_wa_patternalign的下一个上升沿 | 一个并行时钟周期 |
PCS-PMA Width = 10
当PCS-PMA接口宽度是10时,如果rx_std_wa_patternalign保持置位,那么在不同的字边界中的初始字对齐后发现的3个连续的字对齐码型会导致字对齐器重新同步此新的字边界;rx_std_wa_patternalign是电平敏感的。如果置低rx_std_wa_patternalign,那么即使当字对齐器在一个新的字边界中发现对齐码型时,它也维持当前的字边界,。当字对齐器同步到新的字边界时,rx_patterndetect和rx_syncstatus置位一个并行时钟周期。
PCS-PMA Width = 20
当PMA-PCS宽度是20时,在不同字边界中发现的初始对齐之后的任何对齐码型都会导致字对齐器重新同步到rx_std_wa_patternalign的上升沿;rx_std_wa_patternalign是边沿敏感的。字对齐器将维持当前的字边界直到rx_std_wa_patternalign的上升沿。当字对齐器同步到新的字边界时,rx_patterndetect将置位一个并行时钟周期,rx_syncstatus将保持置位直到rx_std_wa_patternalign的下一个上升沿。
图 116. 手动对齐模式下的字对齐器波形
相关信息