仅对英特尔可见 — GUID: mta1400626025649
Ixiasoft
仅对英特尔可见 — GUID: mta1400626025649
Ixiasoft
2.6.6.2. XAUI支持的特性
连接MAC/RS的64-Bit SDR接口
IEEE 802.3-2008 规范的Clause 46定义了XAUI PCS与Ethernet MAC/RS之间的XGMII接口。四个XAUI通道中的每一个通道都必须在156.25 MHz接口时钟的正边沿和负边沿(双倍数据速率)上传输8-bit数据和1-bit控制代码。
Arria 10收发器和XAUI配置中的软核PCS解决方案不支持IEEE 802.3-2008规范所定义的连接MAC/RS的XGMII接口,而是在四个XAUI通道的每一个通道上传输16-bit数据和2-bit控制代码。这种传输只出现在156.25 MHz接口时钟的正边沿(单倍数据速率)上。
8B/10B编码/解码
XAUI配置中的所有4个通道均支持一个独立的8B/10B编码器/解码器(如IEEE802.3-2008规范的Clause 48所指定)。8B/10B编码将串行数据流中的连续1和0的最大数量限制为5。此限制可确保DC平衡和充足的转变,使接收器CDR能够保持锁定到输入数据的状态。
XAUI PHY IP core提供状态信号,以指示运行差异和8B/10B代码组错误。
发送器和接收器状态机
在XAUI配置中,Arria 10软核PCS实现IEEE802.3-2008规范的图48-6和图48-9中所示的发送器和接收器状态机。
按照10GBASE-X PCS要求,发送器状态机执行以下功能:
- 将XGMII数据编码为PCS代码组
- 将Idle ||I||有序集转换成Sync ||K||、Align ||A||和Skip ||R||有序集
按照10GBASE-X PCS要求,接收器状态机执行以下功能:
- 将PCS代码组解码为XGMII数据
- 将Sync ||K||、Align ||A||和Skip ||R||有序集转换成Idle ||I||有序集
同步
四个XAUI通道的每一个通道的接收器PCS中的字对齐器模块均实现IEEE802.3-2008规范的图48-7中所示的接收器同步状态图。
XAUI PHY IP core为每个通道提供一个状态信号以指示字对齐器是否与有效字边界同步。
偏斜去除
接收器PCS中的通道对齐器模块实现IEEE 802.3-2008规范的图48-8中所示的接收器偏斜去除状态图。
仅当所有4个XAUI通道中的字对齐器模块都指示与有效字边界成功同步之后,通道对齐器才开始进行偏斜去除处理。
XAUI PHY IP core提供一个状态信号,用于指示接收器PCS中的通道偏斜去除成功。
时钟补偿
接收器PCS数据路径中的时钟速率FIFO对远程发送器与本地接收器之间高达±100 ppm的差异进行补偿。它根据ppm差异,通过插入或删除Skip ||R||列来进行补偿。
下面操作完成后,开始时钟补偿操作:
- 所有4个XAUI通道中的字对齐器均指示与一个有效字边界的成功同步。
- 通道对齐器指示成功的通道偏斜去除。
速率匹配FIFO提供状态信号,用于表明时钟速率补偿的Skip ||R||列的插入和删除。