仅对英特尔可见 — GUID: mta1445556573309
Ixiasoft
仅对英特尔可见 — GUID: mta1445556573309
Ixiasoft
4.2. 收发器PHY实现
Transceiver Reset Endpoints—Transceiver PHY IP core包含Transceiver Reset Endpoints (TREs,收发器复位端点)60
Transceiver Reset Sequencer—Quartus Prime软件检测是否存在TREs,并自动插入一个Transceiver Reset Sequencer (TRS)60。TRE接收来自复位控制器(用户编码或收发器PHY复位控制器)的tx_analogreset和rx_analogreset请求。TRE将复位请求发送到TRS以进行调度。TRS调度全部所请求的PMA复位并将它们发回TRE。既可使用收发器PHY复位控制器,也可使用自己的复位控制器。然而,为了使TRS正常工作,必须遵从所要求的时序持续时长。请参考图 202来了解所要求的时序持续时长。
- TRS IP是一个推断模块, 在RTL中不可见。您无法控制该模块。
CLKUSR Connection—TRS的时钟必须是稳定的,并且是自由运行的(100-125 MHz)。默认情况下,Quartus Prime软件自动将TRS时钟输入连接到器件上的CLKUSR管脚。如果您将CLKUSR管脚用于您自己的逻辑(将其馈送到到内核),那么您必须例化altera_a10_xcvr_clock_module:
altera_a10_xcvr_clock_module reset_clock (.clk_in(mgmt_clk));
关于CLKUSR管脚的更多信息,请参考Arria 10管脚连接指南。