仅对英特尔可见 — GUID: mta1400547370491
Ixiasoft
仅对英特尔可见 — GUID: mta1400547370491
Ixiasoft
2.6.6.10. XAUI PHY寄存器接口和寄存器说明
Avalon存储器映射接口 PHY管理提供对XAUI PHY IP core PCS、PMA和收发器重配置寄存器的访问。
信号名称 | 方向 | 说明 |
---|---|---|
phy_mgmt_clk | 输入 | Avalon存储器映射接口时钟输入。 |
phy_mgmt_clk_reset | 输入 | 将整个XAUI PHY复位的全局复位信号。 此信号处于有效高电平且对电平敏感。 |
phy_mgmt_addr[8:0] | 输入 | 9-bit Avalon存储器映射接口地址。 |
phy_mgmt_writedata[31:0] | 输入 | 32-bit输入数据。 |
phy_mgmt_readdata[31:0] | 输出 | 32-bit输出数据。 |
phy_mgmt_write | 输入 | 写信号。置位为高电平。 |
phy_mgmt_read | 输入 | 读信号。置位高电平。 |
phy_mgmt_waitrequest | 输出 | 置位时,表示Avalon存储器映射接口从接口无法响应读或写请求。置位时,Avalon存储器映射接口从接口的控制信号必须保持不变。 |
关于Avalon存储器映射接口的更多信息(包括时序图),请参考Avalon接口规范。
下表指定了您可以使用Avalon存储器映射接口 PHY管理(使用字地址和32-bit嵌入式处理器)进行访问的寄存器。一个单一地址空间提供了对所有寄存器的访问。
字地址 | 比特 | R/W | 寄存器名称 | 说明 |
---|---|---|---|---|
复位控制寄存器–自动复位控制器 | ||||
0x041 | [31:0] | RW | reset_ch_bitmask | 地址0x042和0x044上的复位寄存器的比特掩码(bit mask)。默认值全部是1。当bit< n > = 1时,您可以复位通道< n >。 |
0x042 | [1:0] | W | reset_control(write) | 将一个1写入到bit 0会使用复位控制器模块启动一个TX数字复位。此复位会影响reset_ch_bitmask中使能的通道。将一个1写入到bit 1会启动reset_ch_bitmask中使能的通道的RX数字复位。此比特会自清零。 |
R | reset_status(read) | 读取bit 0会返回复位控制器TX ready bit的状态。读取bit 1会返回复位控制器RX ready bit的状态。此比特会自清零。 | ||
复位控制–手动模式 | ||||
0x044 | [31:4,0] | RW | 保留 | 将0写入到保留比特是安全的。 |
[1] | RW | reset_tx_digital | 写入1会导致内部TX数字复位信号被置位,从而复位reset_ch_bitmask中使能的所有通道。您必须写入一个0才能将复位条件清除。 | |
[2] | RW | reset_rx_analog | 写入1会导致内部RX模拟复位信号被置位,从而复位reset_ch_bitmask中使能的所有通道的RX模拟逻辑。您必须写入一个0才能将复位条件清除。 | |
[3] | RW | reset_rx_digital | 写入1会导致内部RX数字复位信号被置位,从而复位reset_ch_bitmask中使能的RX数字通道。您必须写入一个0才能将复位条件清除。 | |
PMA控制和状态寄存器 | ||||
0x061 | [31:0] | RW | phy_serial_loopback | 将一个1写入到通道< n >会将通道< n >置于串行环回模式。有关pre-CDR或post-CDR串行环回模式的信息,请参考“环回模式”。 |
0x064 | [31:0] | RW | pma_rx_set_locktodata | 设置时,编程RX CDR PLL以锁定到输入数据。比特< n >对应于通道< n >。 |
0x065 | [31:0] | RW | pma_rx_set_locktoref | 设置时,编程RX CDR PLL锁定到参考时钟。比特< n >对应于通道< n >。 |
0x066 | [31:0] | RO | pma_rx_is_lockedtodata | 置位时,表明RX CDR PLL锁定到RX数据,并且RX CDR已从LTR变为LTD模式。比特< n >对应于通道< n >。 |
0x067 | [31:0] | RO | pma_rx_is_lockedtoref | 置位时,表明RX CDR PLL锁定到参考时钟。比特< n >对应于通道< n >。 |
XAUI PCS | ||||
0x084 | [31:16] | N/A | 保留 | N/A |
[15:8] | 读 | 保留 | N/A | |
[7:0] | syncstatus[7:0] | 记录相应比特的同步状态。对于每个软核XAUI链路总共4个比特,RX同步状态寄存器每个通道1个比特;软核XAUI使用比特0–3。读取syncstatus寄存器的值会清除这些比特。 From block: Word aligner |
||
0x085 | [31:16] | N/A | 保留 | N/A |
[15:8] | R | errdetect[7:0] | 设置时,表明接收到的10-bit代码组有一个8B/10B代码违规或者差异错误。使用errdetect和disperr信号来区分代码违规错误,差异错误或两者。对于每个XAUI链路总共8个比特,每个RX通道有2个比特。读取errdetect寄存器的值会清除这些比特。 From block: 8B/10B decoder |
|
[7:0] | disperr[7:0] | 表明接收到的10-bit代码或数据组含有差异错误。设置时,相应的errdetect比特也会被设置。对于每个XAUI链路总共8个比特,每个RX通道有2个比特。读取errdetect寄存器的值会清除这些比特。 From block: 8B/10B decoder |
||
0x08a | [0] | RW | simulation_flag | 此比特设为1会缩短仿真时复位和loss timer的时间。英特尔建议您在仿真时要设置该比特。 |