仅对英特尔可见 — GUID: nik1398707196451
Ixiasoft
仅对英特尔可见 — GUID: nik1398707196451
Ixiasoft
6.3. 配置文件
配置文件是在IP生成期间生成的。它们位于IP实例的<IP instance name>\altera_xcvr_<IP type>_a10_<quartus version>\synth\reconfig子文件夹中。配置数据的格式如下:
- SystemVerilog packages: <name>.sv
- C Header files: <name>.h
- Memory Initialization File (MIF): <name>.mif
在Transceiver Native PHY或Transmit PLL参数编辑器的Dynamic Reconfiguration选项卡上选择一个或多个配置文件格式来存储配置数据。为一个特定IP实例生成的所有配置文件都包含相同的地址和数据值。这些配置文件的内容可用于从一个收发器PLL配置重配置为另一种收发器配置。
通过在Transceiver Native PHY IP Parameter Editor的Dynamic Reconfirmation选项卡中使能Include PMA Analog settings in configuration files功能,您可以选择让Native PHY IP core在配置文件中包含PMA模拟设置。此功能在默认情况下是禁用的。使能此功能会将Native PHY IP Parameter Editor的Analog PMA settings (Optional)选项卡中指定的PMA模拟设置添加到配置文件中。即使在Native PHY IP Parameter Editor中使能了该选项,当编译静态设计时,您也必须要指定模拟设置的Quartus Settings File (QSF) assignment。在Native PHY IP Parameter Editor中选择的模拟设置仅用于在所选配置文件中包含这些设置及其相关设置。关于模拟设置的QSF assignment的详细信息,请参考模拟参数设置章节。
SystemVerilog配置文件
26'h008FF04, // [25:16]-DPRIO address=0x008; // [15:8]-bit mask=0xFF; // [7:7]- hssi_tx_pcs_pma_interface_pldif_datawidth_mode=pldif_data_10bit(1'h0); // [6:5]-hssi_tx_pcs_pma_interface_tx_pma_data_sel=ten_g_pcs(2'h0); // [4:4]-hssi_tx_pcs_pma_interface_prbs_gen_pat=prbs_gen_dis(1'h0); // [3:0]-hssi_tx_pcs_pma_interface_sq_wave_num=sq_wave_default(4'h4); … localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_VALUE = "pldif_data_10bit"; localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_OFST = 8; localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_OFST = 7; localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_HIGH = 7; localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_SIZE = 1; localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_BITMASK = 32'h00000080; localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_VALMASK = 32'h00000000; localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_VALUE = 1'h0;
比特位置 | 说明 |
---|---|
[25:16] | DPRIO地址。有关地址的详细信息,请参考英特尔Arria 10收发器寄存器映射。 |
[15:8] | 通道或PLL比特屏蔽。比特屏蔽显示Transceiver Native PHY或者transmit PLL IP core中配置的比特。 |
[7:0] | 功能比特值。 |
例如:26'h008FF04的值代表0x008的地址和0xFF的比特屏蔽。位于地址0x008上的四个功能分别为:
- 值为1'h0的hssi_tx_pcs_pma_interface_pldif_datawidth_mode
- 值为2'h0的hssi_tx_pcs_pma_interface_tx_pma_data_sel
- 值为1'h0的hssi_tx_pcs_pma_interface_prbs_gen_pat
- 值为4'h4的hssi_tx_pcs_pma_interface_sq_wave_num
写入到地址0x008的bit 7会更改hssi_tx_pcs_pma_interface_pldif_datawidth_mode的功能。
MIF文件和C header文件的设置方式与SystemVerilog封装文件类似。多个收发器功能可能位于同一地址。同样,一个单一收发器功能可能跨越多个地址。
动态重配置至少需要Transceiver Native PHY IP core或PLL IP core的两个配置。一个配置定义基本的收发器或PLL配置,其他配置定义修改的配置或目标配置。根据下表使用IP Parameter Editor来创建Transceiver Native PHY或PLL IP core的基本配置和已修改的配置。
Native PHY或PLL实例 | 所需的参数设置 | 保存位置 |
---|---|---|
基本配置 |
该流程要求您开启Configuration file选项。 |
或者
|
修改后的配置 |
|
或者
|
英特尔建议在对Native PHY IP core或transmit PLL IP core执行动态重配置时要遵循执行动态重配置的步骤部分中所述的流程。