Intel® Cyclone® 10 GX收发器PHY用户指南

ID 683054
日期 12/28/2017
Public
文档目录

3.9.1.1. x6/xN绑定

在x6/xN绑定模式中,使用单个发送PLL驱动多个通道。

如下步骤阐述x6/xN绑定过程:

  1. ATX PLL或fPLL生成一个高速串行时钟。
  2. PLL通过x1时钟网络将高速串行时钟通过驱动到主CGB。
  3. 主CGB将高速串行和低速并行时钟驱动到x6时钟网络中。
  4. x6时钟网络驱动用于相同收发器bank内收发器通道的TX时钟多路复用器。每个收发器通道中的本地CGB被旁路。
  5. 要驱动相邻收发器bank中的通道,x6时钟网络驱动xN时钟网络。xN时钟网络驱动用于这些相邻收发器中收发器通道的TX时钟复用器。