Intel® Cyclone® 10 GX收发器PHY用户指南

ID 683054
日期 12/28/2017
Public
文档目录

5.2.1.1.3. Interlaken模式

在Interlaken模式下,TX Core FIFO作为弹性缓冲器运行。此模式下,具有其他信号控制到FIFO的数据流。因此,FIFO写时钟频率并不一定与读时钟频率相同。可使用tx_fifo_wr_en,通过监测FIFO标记控制对TX Core FIFO的写入。其目的在于防止FIFO变满或变空。在读取侧,读使能由Interlaken帧生成器控制。