Intel® Cyclone® 10 GX收发器PHY用户指南

ID 683054
日期 12/28/2017
Public
文档目录

4.3.1.1.3. 器件运行过程中复位收发器通道

列表中的编号与下图中的数字对应。

  1. 置位tx_analogresetpll_powerdowntx_digitalresetrx_analogresetrx_digitalreset。确保pll_cal_busytx_cal_busyrx_cal_busy为低电平。
  2. 最短持续70 μs后,同时解除pll_powerdowntx_analogreset置位。
  3. TX PLL获得锁定后,pll_locked信号变高。解除置位tx_analogreset后,等待至少70 μs以监测pll_locked信号。
  4. pll_locked变高后,解除置位tx_digitalresettx_analogreset解除置位后,tx_digitalreset信号必须保持置位最少ttx_digitalreset (最少70 μs)时长。
  5. 解除置位tx_analogreset后,解除rx_analogreset置位。
  6. 先确保rx_is_lockedtodata被置位tLTD (至少4 μs),才解除置位rx_digitalreset
图 149. 器件运行过程中复位收发器通道