Intel® Cyclone® 10 GX收发器PHY用户指南

ID 683054
日期 12/28/2017
Public
文档目录
提供反馈

2.7.2.1.5. 接收器状态

PCIe规范要求PHY在3-bit状态信号(pipe_rx_status[2:0])上对接收器状态进行编码。该信号在PHY-MAC层的操作中使用。PIPE接口模块从收发器通道PCS和PMA模块中接收状态信号并且对转送到FPGA逻辑的信号pipe_rx_status[2:0]的状态进行编码。pipe_rx_status[2:0]端口上的状态信号编码符合PCIe规范。