Intel® Cyclone® 10 GX收发器PHY用户指南

ID 683054
日期 12/28/2017
Public
文档目录

2.2.6. PLL IP Core的生成

配置PLL IP core之后,按照下面步骤生成PLL IP core。

  1. 点击Parameter Editor窗口中的Generate HDL按钮。Generation对话框打开。
  2. Synthesis选项中,在Create HDL design for synthesis下选择Verilog或者 VHDL
  3. 根据您在Synthesis选项下所选择的硬件描述语言,选择相应的Simulation选项。
  4. 如果想从所选的输出目录中清除之前的IP生成文件,那么在Output Directory中选择Clear output directories for selected generation targets
  5. Click Generate.

Quartus ® Prime软件生成一个<pll ip core instance name> 文件夹,<pll ip core instance name>_sim文件夹,<pll ip core instance name>.qip文件,<pll ip core instance name>.qsys文件和<pll ip core instance name>.v文件或者<pll ip core instance name>.vhd文件。此<pll ip core instance name>.v文件是PLL IP core的顶级设计文件, 位于<pll ip core instance name>/synth文件夹中。其他文件夹包含用于仿真和编译的较低级别的设计文件。