Intel® Cyclone® 10 GX收发器PHY用户指南

ID 683054
日期 12/28/2017
Public
文档目录

3.2.1. 专用参考时钟管脚

要最小化抖动,高级发送(ATX)PLL和小数分频PLL(fPLL)可以直接从参考时钟缓冲器获得输入参考时钟,而无需通过参考时钟网络。输入参考时钟也被驱动参考时钟网络。

图 120. 专用参考时钟管脚每个收发器bank中具有两个专用参考时钟(refclk)管脚。底部refclk管脚驱动底部ATX PLL和fPLL。顶部refclk管脚驱动顶部ATX PLL和fPLL。包含4通道bank的专用参考时钟管脚也可以驱动参考时钟网络。