仅对英特尔可见 — GUID: asc1486507016021
Ixiasoft
仅对英特尔可见 — GUID: asc1486507016021
Ixiasoft
2.5.2.2.2. RX多通道FIFO去偏斜状态机(RX Multi-lane FIFO Deskew State Machine)
通过在接收器侧添加去偏斜逻辑(deskew logic)可以消除在链路伙伴的发送器,PCB,介质和本地接收器PMA上产生的通道到通道偏斜(lane-to-lane skew)。
通过实现多通道对齐去偏移状态机可以根据可用的RX FIFO状态标志和控制信号来控制RX FIFO操作。
每个通道的rx_enh_fifo_rd_en在RX FIFO去偏斜完成之前都应该保持置低状态。在实现帧锁定(frame lock)后(由rx_enh_frame_lock的置位指示;此信号没有显示在上面的状态流程中),在此通道中发现第一个对齐字(SYNC字)后将数据写入到RX FIFO中。因此,此通道的RX FIFO部分空标志(rx_enh_fifo_pempty)被置位。状态机监控所有通道的rx_enh_fifo_pempty和rx_enh_fifo_pfull信号。如果所有通道的rx_enh_fifo_pempty信号都在任意通道的rx_enh_fifo_pfull置位之前置低,这意味着在链路的所有通道上都发现了SYNC字,那么MAC层可以通过置位rx_enh_fifo_rd_en同时从所有的RX FIFO进行读取。否则,如果任何通道的rx_enh_fifo_pfull信号在所有通道上的rx_enh_fifo_pempty信号置低之前被置高,那么状态机就需要通过置高rx_enh_fifo_align_clr 4个周期并重复软去偏斜过程来刷新RX FIFO。
下图显示了一个RX去偏斜情况。在此情况下,在pfull通道仍被置低的同时所有的RX FIFO部分空通道都被置低。这说明去偏斜是成功的,FPGA架构开始从RX FIFO读取数据。