仅对英特尔可见 — GUID: twg1565925435357
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: twg1565925435357
Ixiasoft
3.1.4.2. 使用OCT Intel FPGA IP实现/O匹配
OCT Intel® FPGA IP使您能够参照一个外部电阻动态地校准I/O。OCT IP提高了信号完整性,减少了电路板空间,并且是与外部器件(诸如存储器接口)进行通信所必需的。
OCT IP核支持如下特性:
- 支持高达12个片上匹配(OCT)模块
- 支持所有的I/O管脚上校准的片上串行匹配(RS)和校准的片上并行匹配(RT)。
- 支持串行匹配(RS)和并行匹配(RT)之间的动态切换
- 支持上电模式和用户模式中的OCT校准
- 支持对DDR4和非DDR4应用的双重校准