仅对英特尔可见 — GUID: hhp1572421052309
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: hhp1572421052309
Ixiasoft
4.2.2.2.2. LVDS SERDES IP PLL Settings
参数 | 条件 | 值 | 默认值 | 说明 |
---|---|---|---|---|
Use external PLL | Specify additional output clocks based on existing PLL = Off | On, Off | Off | 打开来使用外部PLL:
该选项使您能够访问PLL中所有可用的时钟,并使用高级PLL功能,例如:时钟切换、带宽预置、动态相位步进和动态重配置。 |
Desired inclock frequency | — | 100.0 | 指定inclock频率(以MHz为单位)。 | |
Actual inclock frequency | 此值根据Desired inclock frequency参数输入而变化。 | — | — | 对可以发送接口的所需频率显示最接近的inclock频率。 |
FPGA/PLL speed grade | 此值根据Desired inclock frequency参数输入而变化。 | — | — | 指定确定PLL的操作范围的FPGA/PLL速度等级。 |
Enable pll_areset port | 始终使能 | — | On | 显示pll_areset端口。可以使用pll_areset信号来复位整个LVDS接口。 |
Core clock resource type | — | — | Periphery | 指定IP将内部生成的coreclock导出到哪个时钟网络上。 时钟网络资源类型始终设置成外设(periphery)。 |
根据现有PLL指定其他输出时钟 | Use external PLL = Off | On, Off | Off | 基于现有的PLL设置导出额外的PLL输出时钟。您只能将当前没有内部使用的输出时钟指定给IP;内部使用的输出时钟不可修改。当使用导出的输出时钟进行跨时钟域传输时要小心,因为这些输出时钟与IP生成的其他时钟异步。 |
参数 | 条件 | 值 | 默认值 | 说明 |
---|---|---|---|---|
Number of Additional Clocks | Specify additional output clocks based on existing PLL = On | 0 – 4 | 0 | 指定要显露的额外输出时钟的数量。 |
参数 | 条件 | 值 | 默认值 | 说明 |
---|---|---|---|---|
Desired frequency | Number of Additional Clocks = 1 or 2 or 3 or 4 | 1.0 to 10000.0 | 100.0 | 指定相应输出时钟端口的输出时钟频率pll_extra_clock[] (MHz)。 |
Actual frequency | Number of Additional Clocks = 1 or 2 or 3 or 4 | 取决于Desired frequency输入。 | 100.0 | 允许您从可实现频率的列表中选择实际的输出时钟频率。 |
Phase shift units | Number of Additional Clocks = 1 or 2 or 3 or 4 | ps | ps | 指定相应输出时钟端口的相移单位pll_extra_clock[] (皮秒,ps)。 |
Phase shift | Number of Additional Clocks = 1 or 2 or 3 or 4 | — | 0.0 | 指定所请求的相移值。默认值为0 ps。 |
Actual phase shift | Number of Additional Clocks = 1 or 2 or 3 or 4 | 取决于Phase shift输入。 | 0.0 | 从可实现的相移值列表中选择实际相移。默认值为最接近可实现的相移。 |
Desired duty cycle | Number of Additional Clocks = 1 or 2 or 3 or 4 | 0 - 100 | 50.0 | 指定所请求的占空比值(百分比)。 |
Actual duty cycle | Number of Additional Clocks = 1 or 2 or 3 or 4 | 取决于Desired duty cycle输入。 | 50.0 | 从可实现的占空比值列表中选择实际占空比。默认值为最接近可实现的占空比。 |