Intel® Agilex™通用I/O和LVDS SERDES用户指南

ID 683780
日期 12/16/2019
Public
文档目录

2.3.2.5.5. 时序收敛指南

对于GPIO输入寄存器,如果不设置输入延迟链,那么输入I/O传输很可能保持时间失败。这一失败是由时钟延迟大于数据延迟而导致的。

不过,如果I/O PLL驱动GPIO输入寄存器的时钟(简单的寄存器或者DDIO模式),那么可以将补偿模式设置成源同步模式。Fitter自动配置 I/O PLL,以提高输入I/O时序分析的建立和保持裕量。

对于GPIO输出和输出使能寄存器,可以使用输出和输出使能延迟链添加延迟到输出数据和时钟。

  • 如果观察到建立时间违规,则可以增加输出时间延迟链设置。
  • 如果观察到保持时间违规,则可以增加输出数据延迟链设置。