仅对英特尔可见 — GUID: kba1551335311239
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: kba1551335311239
Ixiasoft
6. Intel® Agilex™ 通用I/O和LVDS SERDES用户指南的相关文档
下表列出了 Intel® Agilex™ GPIO和LVDS SERDES系统相关参考的链接。
参考文档 | 说明 |
---|---|
Intel® Agilex™ Device Data Sheet | 此文档表描述了 Intel® Agilex™ 器件的电气特性,开关特性,配置规格以及时序。 |
Intel® Agilex™ Device Family Pin Connection Guidelines | 此文档描述了 Intel® Agilex™ 器件中所有管脚的指南。 |
Intel® Agilex™ Clocking and PLL User Guide | 本文档描述了 Intel® Agilex™ 时钟和PLL规范以及指南。 |
Intel® Agilex™ Configuration User Guide | 本文档描述了 Intel® Agilex™ 配置规范以及指南。 |
Intel® Agilex™ Power Management User Guide | 本文档描述了 Intel® Agilex™ 电源管理规范以及指南。 |
IBIS Models for Intel Devices | 此链接提供了 Intel® Agilex™ 器件的IBIS模型。 |
SPICE Models for Intel Devices | 此链接提供了 Intel® Agilex™ 器件的HSPICE模型。 |
AN 433: Constraining and Analyzing Source-Synchronous Interfaces | 此应用笔记介绍了约束和分析源同步接口的技巧。 |