仅对英特尔可见 — GUID: nxr1550712658705
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: nxr1550712658705
Ixiasoft
3.2.2. 真差分信号I/O标准OCT匹配(True Differential Signaling I/O Standard OCT Termination)
Intel® Agilex™ 器件的所有I/O管脚和专用时钟输入管脚均支持片上差分匹配,RD OCT。 Intel® Agilex™ 器件对True Differential Signaling I/O标准在每个差分接收器通道上均提供一个 100 ±40 Ω的片上差分匹配选项。
图 44. 用于差分I/O匹配的OCT