仅对英特尔可见 — GUID: xib1550541027392
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: xib1550541027392
Ixiasoft
2.2. Intel® Agilex™ 器件中的可编程I/O Element (IOE)特性
Intel® Agilex™ 器件中的SDM和HPS I/O缓冲器与通用I/O缓冲器相比,支持不同的I/O标准和可编程I/O特性。
下表列出了对每个I/O bank中每个I/O标准所支持的IOE特性。
I/O标准 | 可编程IOE特性 | |||||||
---|---|---|---|---|---|---|---|---|
摆率控制 | I/O延迟 | 开漏输出 | 总线保持 | 弱上拉电阻 | 预加重 | 去加重 | 差分输出电压 | |
1.2 V LVCMOS |
|
请参考器件数据表 |
|
|
|
— | — | |
SSTL-12 |
|
请参考器件数据表 | — | — | — | — |
|
— |
HSTL-12 |
|
请参考器件数据表 | — | — | — | — |
|
— |
HSUL-12 |
|
请参考器件数据表 | — | — | — | — |
|
— |
POD-12 |
|
请参考器件数据表 | — | — | — | — |
|
— |
Differential SSTL-12 |
|
请参考器件数据表 | — | — | — | — |
|
— |
Differential HSTL-12 |
|
请参考器件数据表 | — | — | — | — |
|
— |
Differential HSUL-12 |
|
请参考器件数据表 | — | — | — | — |
|
— |
Differential POD12 |
|
请参考器件数据表 | — | — | — | — |
|
— |
1.5 True Differential Signaling | — | 请参考器件数据表 | — | — | — | Off,低功耗(默认),恒定阻抗 | — |
|
I/O标准 | 可编程IOE特性 | ||||
---|---|---|---|---|---|
电流强度 | 摆率 | 弱上拉/下拉 | Schmitt触发器/TTL输入 | 开漏 | |
1.8 V LVCMOS |
|
|
|
|
|
配置管脚功能 | 位置 | 方向 | I/O标准 | 驱动强度(mA) | 弱上拉/下拉 |
---|---|---|---|---|---|
TDO | SDM I/O bank | Output | 1.8 V LVCMOS | 8 | 弱上拉 |
TMS | SDM I/O bank | Input | Schmitt Trigger Input | — | 弱上拉 |
TCK | SDM I/O bank | Input | Schmitt Trigger Input | — | 弱下拉 |
TDI | SDM I/O bank | Input | Schmitt Trigger Input | — | 弱上拉 |
nSTATUS | SDM I/O bank | Output | 1.8V LVCMOS | 8 | 弱上拉 |
OSC_CLK_1 | SDM I/O bank | Input | Schmitt Trigger Input | — | 弱下拉 |
nCONFIG | SDM I/O bank | Input | Schmitt Trigger Input | — | 弱上拉 |
SDM_IO[0],SDM_IO[8], SDM_IO[16] | SDM I/O bank | I/O | Schmitt Trigger Input or 1.8 V LVCMOS | 8 | 弱下拉 |
SDM_IO[7:1],SDM_IO[15:9] | SDM I/O bank | I/O | Schmitt Trigger Input or 1.8 V LVCMOS | — | 弱上拉 |
AVST_CLK | SDM共享的GPIO bank | Input | 1.2 V LVCMOS | — | — |
AVST_READY | SDM共享的GPIO bank | Output | 1.2 V LVCMOS | 不带校准的串行34 ohm片上匹配(OCT)3 | — |
AVST_VALID | SDM共享的GPIO bank | Input | 1.2 V LVCMOS | — | — |
AVST_DATA | SDM共享的GPIO bank | Input | 1.2 V LVCMOS | — | — |
3 慢摆率信号