Intel® Agilex™通用I/O和LVDS SERDES用户指南

ID 683780
日期 12/16/2019
Public
文档目录

2.2. Intel® Agilex™ 器件中的可编程I/O Element (IOE)特性

Intel® Agilex™ 器件中的SDM和HPS I/O缓冲器与通用I/O缓冲器相比,支持不同的I/O标准和可编程I/O特性。

下表列出了对每个I/O bank中每个I/O标准所支持的IOE特性。
表 3.   Intel® Agilex™ GPIO Bank的可编程IOE特性设置
I/O标准 可编程IOE特性
摆率控制 I/O延迟 开漏输出 总线保持 弱上拉电阻 预加重 去加重 差分输出电压
1.2 V LVCMOS
  • 快(默认)

请参考器件数据表

  • Off (Default)
  • On
  • Off (Default)
  • On
  • Off (默认)
  • On
 
SSTL-12
  • 快(默认)
请参考器件数据表
  • Off (默认)
  • 低恒定阻抗
  • 中恒定阻抗
  • 高恒定阻抗
HSTL-12
  • 快(默认)
请参考器件数据表
  • Off (默认)
  • 低恒定阻抗
  • 中恒定阻抗
  • 高恒定阻抗
HSUL-12
  • 快(默认)
请参考器件数据表
  • Off (默认)
  • 低恒定阻抗
  • 中恒定阻抗
  • 高恒定阻抗
POD-12
  • 快(默认)
请参考器件数据表
  • Off
  • 高(默认)
Differential SSTL-12
  • 快(默认)
请参考器件数据表
  • Off (默认)
  • 低恒定阻抗
  • 中恒定阻抗
  • 高恒定阻抗
Differential HSTL-12
  • 快(默认)
请参考器件数据表
  • Off (默认)
  • c
  • 低恒定阻抗
  • 中恒定阻抗
  • 高恒定阻抗
Differential HSUL-12
  • 快(默认)
请参考器件数据表
  • Off (默认)
  • 低恒定阻抗
  • 中恒定阻抗
  • 高恒定阻抗
Differential POD12
  • 快(默认)
请参考器件数据表
  • Off
  • 高(默认)
1.5 True Differential Signaling 请参考器件数据表 Off,低功耗(默认),恒定阻抗
  • 中低
  • 中高(默认)
表 4.   Intel® Agilex™ HPS I/O Bank的可编程IOE特性设置
I/O标准 可编程IOE特性
电流强度 摆率 弱上拉/下拉 Schmitt触发器/TTL输入 开漏
1.8 V LVCMOS
  • 2 mA
  • 4 mA
  • 6 mA
  • 8 mA (默认)
  • 快(默认)
  • 禁用
  • 使用20 kOhm电阻的弱上拉(默认)
  • 使用50 kOhm电阻的弱上拉
  • 使用80 kOhm电阻的弱上拉
  • 使用20 kOhm电阻的弱下拉
  • 使用50 kOhm电阻的弱下拉
  • 使用80 kOhm电阻的弱下拉
  • Schmitt Trigger (默认)
  • TTL
  • 使能
  • 禁用(默认)
表 5.   Intel® Agilex™ 配置管脚I/O标准和特性
配置管脚功能 位置 方向 I/O标准 驱动强度(mA) 弱上拉/下拉
TDO SDM I/O bank Output 1.8 V LVCMOS 8 弱上拉
TMS SDM I/O bank Input Schmitt Trigger Input 弱上拉
TCK SDM I/O bank Input Schmitt Trigger Input 弱下拉
TDI SDM I/O bank Input Schmitt Trigger Input 弱上拉
nSTATUS SDM I/O bank Output 1.8V LVCMOS 8 弱上拉
OSC_CLK_1 SDM I/O bank Input Schmitt Trigger Input 弱下拉
nCONFIG SDM I/O bank Input Schmitt Trigger Input 弱上拉
SDM_IO[0],SDM_IO[8], SDM_IO[16] SDM I/O bank I/O Schmitt Trigger Input or 1.8 V LVCMOS 8 弱下拉
SDM_IO[7:1],SDM_IO[15:9] SDM I/O bank I/O Schmitt Trigger Input or 1.8 V LVCMOS 弱上拉
AVST_CLK SDM共享的GPIO bank Input 1.2 V LVCMOS
AVST_READY SDM共享的GPIO bank Output 1.2 V LVCMOS 不带校准的串行34 ohm片上匹配(OCT)3
AVST_VALID SDM共享的GPIO bank Input 1.2 V LVCMOS
AVST_DATA SDM共享的GPIO bank Input 1.2 V LVCMOS
3 慢摆率信号