仅对英特尔可见 — GUID: dkw1550747610424
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: dkw1550747610424
Ixiasoft
3.1.2. OCT校准模块
可以通过每个I/O bank中可用的OCT校准模块来校准OCT。
每个GPIO bank有两个OCT校准模块。每个OCT校准块都可以校准同一行中的I/O缓冲器,但不能校准另一行中的I/O缓冲器。例如,bank 2A中的OCT校准模块可用于校准bank 2A、2B、2C和2D中的I/O缓冲器,但不能校准bank 3A、3B、3C和3D中的I/O缓冲器。
对于除了POD12 I/O标准之外的所有I/O标准而言,每个OCT校准模块都能够校准两个RS OCT和两个RT OCT设置。当使用POD12 I/O标准时,每个校准模块可以对POD12 I/O缓冲器校准一个RS OCT和一个RT OCT,对其他I/O标准可以校准一个RS OCT和一个RT OCT。
OCT校准过程将给定I/O bank中的每个校准模块中可用的RZQ管脚用于串行和并行校准匹配:
- 通过RZQ管脚,每个OCT校准模块含有一个其相关联的外部240 Ω参考电阻。
- 通过一个外部 240 Ω 电阻将RZQ管脚连接到GND。
- RZQ管脚与其所在的I/O bank共享同一个VCCIO_PIO电源电压。
- 如果不使用校准电路,那么RZQ管脚将是dual-purpose(复用) I/O管脚,并作为普通I/O功能使用。
- 只有1.2 V VCCIO_PIO bank能够使用OCT校准模块。