Intel® Agilex™通用I/O和LVDS SERDES用户指南

下载 PDF
ID 683780
日期 12/16/2019
Public
文档目录
文档目录 x
1. Intel® Agilex™ 通用I/O和LVDS SERDES概述 2. Intel® Agilex™ I/O特性和使用 3. Intel® Agilex™ I/O匹配 4. Intel® Agilex™ 高速SERDES I/O体系结构 5. I/O和LVDS SERDES设计指南 6. Intel® Agilex™ 通用I/O和LVDS SERDES用户指南的相关文档 7. Intel Agilex通用I/O和LVDS SERDES用户指南存档 8. Intel® Agilex™ 通用I/O和LVDS SERDES用户指南的文档修订历史
1. Intel® Agilex™ 通用I/O和LVDS SERDES概述 x
1.1. Intel® Agilex™ I/O和差分I/O缓存 1.2. 封装选择和I/O纵向移植支持 1.3. I/O Bank
1.3. I/O Bank x
1.3.1. Intel® Agilex™ 器件中的I/O缓冲器和寄存器
2. Intel® Agilex™ I/O特性和使用 x
2.1. GPIO特性 2.2. Intel® Agilex™ 器件中的可编程I/O Element (IOE)特性 2.3. I/O实现指南
2.1. GPIO特性 x
2.1.1. 所支持的I/O标准 2.1.2. Intel® Agilex™ I/O缓冲器行为
2.2. Intel® Agilex™ 器件中的可编程I/O Element (IOE)特性 x
2.2.1. 可编程的输出摆率控制 2.2.2. 可编程IOE延时 2.2.3. 可编程开漏输出(Programmable Open-Drain Output) 2.2.4. 可编程总线保持(Programmable Bus-Hold) 2.2.5. 可编程上拉电阻 2.2.6. 可编程预加重 2.2.7. 可编程去加重 2.2.8. 可编程差分输出电压
2.3. I/O实现指南 x
2.3.1. 在 Intel® Quartus® Prime软件中配置I/O Assignment 2.3.2. 使用GPIO Intel FPGA IP进行I/O实现
2.3.1. 在 Intel® Quartus® Prime软件中配置I/O Assignment x
2.3.1.1. 使用Assignment Editor配置I/O Assignment 2.3.1.2. 使用Pin Planner配置I/O标准
2.3.2. 使用GPIO Intel FPGA IP进行I/O实现 x
2.3.2.1. 发布信息 2.3.2.2. GPIO Intel FPGA IP快速入门指南 2.3.2.3. GPIO Intel® FPGA IP体系结构 2.3.2.4. 验证资源利用率和设计性能 2.3.2.5. GPIO Intel® FPGA IP时序 2.3.2.6. GPIO Intel® FPGA IP设计实例
2.3.2.2. GPIO Intel FPGA IP快速入门指南 x
2.3.2.2.1. 生成GPIO Intel FPGA IP ( Intel® Quartus® Prime Pro Edition) 2.3.2.2.2. Intel® FPGA IP参数设置 2.3.2.2.3. IP核生成输出（ Intel® Quartus® Prime Pro Edition） 2.3.2.2.4. GPIO Intel® FPGA IP接口信号
2.3.2.3. GPIO Intel® FPGA IP体系结构 x
2.3.2.3.1. GPIO Intel® FPGA IP数据通路 2.3.2.3.2. 寄存器封装(Register Packing)
2.3.2.5. GPIO Intel® FPGA IP时序 x
2.3.2.5.1. 时序组件 2.3.2.5.2. 延迟单元 2.3.2.5.3. 全速率或半速率DDIO输出寄存器 2.3.2.5.4. 时序分析 2.3.2.5.5. 时序收敛指南
2.3.2.6. GPIO Intel® FPGA IP设计实例 x
2.3.2.6.1. GPIO Intel FPGA IP Synthesizable Intel® Quartus® Prime设计实例 2.3.2.6.2. GPIO Intel FPGA IP仿真设计实例
3. Intel® Agilex™ I/O匹配 x
3.1. Intel® Agilex™ 器件中的单端I/O匹配 3.2. 真差分信号I/O匹配(True Differential Signaling I/O Termination)
3.1. Intel® Agilex™ 器件中的单端I/O匹配 x
3.1.1. 单端I/O标准OCT匹配 3.1.2. OCT校准模块 3.1.3. 单端I/O标准外部匹配 3.1.4. 单端I/O匹配实现指南
3.1.1. 单端I/O标准OCT匹配 x
3.1.1.1. RS OCT 3.1.1.2. RT OCT 3.1.1.3. 动态OCT
3.1.4. 单端I/O匹配实现指南 x
3.1.4.1. 使用Assignment Editor配置OCT 3.1.4.2. 使用OCT Intel FPGA IP实现/O匹配
3.1.4.2. 使用OCT Intel FPGA IP实现/O匹配 x
3.1.4.2.1. 发布信息 3.1.4.2.2. OCT Intel® FPGA IP快速入门指南
3.2. 真差分信号I/O匹配(True Differential Signaling I/O Termination) x
3.2.1. 外部I/O匹配 3.2.2. 真差分信号I/O标准OCT匹配(True Differential Signaling I/O Standard OCT Termination)
3.2.2. 真差分信号I/O标准OCT匹配(True Differential Signaling I/O Standard OCT Termination) x
3.2.2.1. 使用Assignment Editor配置差分输入RD OCT 3.2.2.2. 差分输入RD OCT限制和指南
4. Intel® Agilex™ 高速SERDES I/O体系结构 x
4.1. Intel® Agilex™ 高速SERDES I/O概述 4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O 4.3. Intel® Agilex™ LVDS SERDES发送器 4.4. Intel® Agilex™ LVDS SERDES接收器 4.5. LVDS SERDES IP初始化和复位 4.6. External PLL模式的 Intel® Agilex™ LVDS接口 4.7. Intel® Agilex™ LVDS SERDES源同步时序预算 4.8. LVDS SERDES IP时序 4.9. LVDS SERDES IP设计实例
4.1. Intel® Agilex™ 高速SERDES I/O概述 x
4.1.1. 高速SERDES体系结构 4.1.2. Intel® Agilex™ GPIO Bank、SERDES和DPA位置
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O x
4.2.1. 发布信息 4.2.2. LVDS SERDES Intel FPGA IP快速入门指南
4.2.2. LVDS SERDES Intel FPGA IP快速入门指南 x
4.2.2.1. 生成LVDS SERDES Intel FPGA IP ( Intel® Quartus® Prime Pro Edition) 4.2.2.2. LVDS SERDES Intel® FPGA IP参数设置 4.2.2.3. IP生成输出( Intel® Quartus® Prime Pro Edition) 4.2.2.4. LVDS SERDES IP信号
4.2.2.2. LVDS SERDES Intel® FPGA IP参数设置 x
4.2.2.2.1. LVDS SERDES IP常规设置(General Settings) 4.2.2.2.2. LVDS SERDES IP PLL Settings 4.2.2.2.3. LVDS SERDES IP接收器设置 4.2.2.2.4. LVDS SERDES IP发送器设置 4.2.2.2.5. LVDS SERDES IP时钟资源概要
4.3. Intel® Agilex™ LVDS SERDES发送器 x
4.3.1. LVDS SERDES发送器模块 4.3.2. DDR和SDR操作的串化器旁路(Serializer Bypass for DDR and SDR Operations) 4.3.3. 串化器(Serializer) 4.3.4. 差分I/O比特位置 4.3.5. 时钟差分发送器
4.3.5. 时钟差分发送器 x
4.3.5.1. 设置发送器输出时钟参数
4.4. Intel® Agilex™ LVDS SERDES接收器 x
4.4.1. LVDS SERDES接收器模块 4.4.2. 对LVDS SERDES接收器提供时钟 4.4.3. LVDS SERDES接收器模式
4.4.1. LVDS SERDES接收器模块 x
4.4.1.1. Intel® Agilex™ 器件的接收器模块
4.4.1.1. Intel® Agilex™ 器件的接收器模块 x
4.4.1.1.1. DPA模块 4.4.1.1.2. 同步器(DPA FIFO) 4.4.1.1.3. 数据重对齐模块(Bit Slip) 4.4.1.1.4. 解串器
4.4.2. 对LVDS SERDES接收器提供时钟 x
4.4.2.1. 接收器输入时钟参数设置 边沿对齐inclock到rx_in 中心对齐inclock到rx_in
4.4.3. LVDS SERDES接收器模式 x
4.4.3.1. Non-DPA模式 4.4.3.2. DPA模式 4.4.3.3. Soft-CDR模式
4.5. LVDS SERDES IP初始化和复位 x
4.5.1. 在Non-DPA模式下初始化LVDS SERDES IP 4.5.2. 在DPA模式下初始化LVDS SERDES IP 4.5.3. 复位DPA 4.5.4. 字边界对齐
4.5.4. 字边界对齐 x
4.5.4.1. 对齐字边界
4.6. External PLL模式的 Intel® Agilex™ LVDS接口 x
4.6.1. 与LVDS SERDES IP连接的IOPLL IP信号接口 4.6.2. External PLL模式的IOPLL参数值 4.6.3. External PLL模式下IOPLL IP与LVDS SERDES IP之间的连接
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算 x
4.7.1. 发送器通道至通道偏移 4.7.2. 接收器偏移裕量(Receiver Skew Margin)
4.8. LVDS SERDES IP时序 x
4.8.1. I/O时序分析 4.8.2. FPGA时序分析 4.8.3. External PLL模式的时序分析
4.8.1. I/O时序分析 x
4.8.1.1. 获取RSKM报告 4.8.1.2. 获取TCCS报告
4.9. LVDS SERDES IP设计实例 x
4.9.1. LVDS SERDES IP可综合的 Intel® Quartus® Prime设计实例 4.9.2. LVDS SERDES IP仿真设计实例 4.9.3. 结合的LVDS SERDES IP发送器和接收器设计实例 4.9.4. LVDS SERDES IP动态相移设计实例
5. I/O和LVDS SERDES设计指南 x
5.1. Intel® Agilex™ I/O设计指南 5.2. Intel® Agilex™ LVDS SERDES设计指南
5.1. Intel® Agilex™ I/O设计指南 x
5.1.1. VREF源和VREF管脚 5.1.2. 基于VCCIO_PIO电压的I/O标准实现 5.1.3. OCT校准模块要求 5.1.4. 布局要求 5.1.5. 同步切换噪声(SSN) 5.1.6. 特殊管脚要求 5.1.7. 外部存储器接口管脚布局要求 5.1.8. HPS共享I/O要求 5.1.9. 时钟要求 5.1.10. SDM共享I/O要求 5.1.11. 配置管脚 5.1.12. 未使用的管脚 5.1.13. 电源排序期间GPIO管脚的准则 5.1.14. 最大DC电流限制 5.1.15. 1.2 V I/O接口电压电平兼容性 5.1.16. I/O仿真
5.1.16. I/O仿真 x
5.1.16.1. HSPICE模型 5.1.16.2. 净长报告(Net Length Reports)
5.2. Intel® Agilex™ LVDS SERDES设计指南 x
5.2.1. 对LVDS使用Integer PLL模式下的PLL 5.2.2. 仅使用PLL的高速时钟对SERDES提供计时 5.2.3. 差分通道的管脚布局 5.2.4. Soft-CDR模式的SERDES管脚对 5.2.5. 将LVDS发送器和接收器布局在同一I/O Bank中
5.2.5. 将LVDS发送器和接收器布局在同一I/O Bank中 x
5.2.5.1. 使用外部PLL
1. Intel® Agilex™ 通用I/O和LVDS SERDES概述
2. Intel® Agilex™ I/O特性和使用
3. Intel® Agilex™ I/O匹配
4. Intel® Agilex™ 高速SERDES I/O体系结构
5. I/O和LVDS SERDES设计指南
6. Intel® Agilex™ 通用I/O和LVDS SERDES用户指南的相关文档
7. Intel Agilex通用I/O和LVDS SERDES用户指南存档
8. Intel® Agilex™ 通用I/O和LVDS SERDES用户指南的文档修订历史

4.4.2.1. 接收器输入时钟参数设置

non-DPA模式下使用SERDES接收器采样源同步数据，必须指定inclock和rx_in数据之间的相位关系。

可以在Desired receiver inclock phase shift (degrees)参数设置中指定inclock至rx_in的相位关系值。该值必须可被45整除。如果不能被45整除，则实际相移出现在Actual receiver inclock phase shift (degrees)参数设置中。

边沿对齐inclock到rx_in

对上升沿inclock边沿对齐到rx_in数据，指定0°作为所需接收器时钟相移。指定为0°相移，则根据要求的相移在SERDES接收器处将PLL从fast_clock设置到中心。

图 64. 单速率时钟的0°边沿对齐 inclock x8解串器波形


相对于fast_clock，所指定的相移以串行数据速率运行。使用0°至360°的相移值指定单个位周期内inclock的上升沿。如果指定的相移值大于360°，则并行数据内的MSB位置将会改变。

如下等式确定最大相移值：（每inclock周期的fast_clock周期数 x 360）– 1。

注： 默认情况下，串行数据中的MSB不是并行数据中的MSB。可使用位滑动在并行数据上设置适当的字边界。

中心对齐inclock到rx_in

要指定inclock和rx_in间的中心对齐关系，可指定一个180°相移。

图 65. 单速率时钟的180°中心对齐inclock x8解串器波形


您指定的inclock至rx_in的相移关系与inclock频率无关。

要指定中心对齐的DDR inclock到rx_in关系，请指定一个180°相移。

图 66. DDR时钟的180°中心对齐的inclock x8解串器波形


相关信息
二级标题