Intel® Agilex™通用I/O和LVDS SERDES用户指南

ID 683780
日期 12/16/2019
Public
文档目录

2.3.2.5.1. 时序组件

GPIO IP内核时序组件包含三条路径。
  • I/O接口路径—从FPGA到外部接收器,从外部发送器到FPGA。
  • 数据和时钟的内核接口路径— 从I/O到内核,从内核到I/O。
  • 传输路径—从半速率到全速率DDIO,从全速率到半速率DDIO。
注: Timing Analyzer将DDIO_IN和DDIO_OUT模块内部的路径看作黑匣子(black boxes)。
图 24. 输入路径时序组件


图 25. 输出路径时序组件


图 26. 输出使能路径时序组件