仅对英特尔可见 — GUID: qjh1560154406180
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: qjh1560154406180
Ixiasoft
2.3.2. 使用GPIO Intel FPGA IP进行I/O实现
GPIO Intel FPGA IP包括用于支持器件I/O模块的特性。您可以使用 Intel® Quartus® Prime parameter editor对GPIO Intel FPGA IP进行配置。