仅对英特尔可见 — GUID: bxx1565144819678
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: bxx1565144819678
Ixiasoft
2.3.1.2. 使用Pin Planner配置I/O标准
您可以使用 Intel® Quartus® Prime Pin Planner进行I/O管脚分配规划,分配和验证:
- 在 Intel® Quartus® Prime软件中,点击Assignments > Pin Planner开启pin planner tool。
图 12. Pin Planner工具
- 在pin planner窗口的底部,在Node Name列中,搜索要配置的管脚。
- 在Location列中,从下拉列表中选择特定管脚的管脚位置。
- 当选择了管脚位置时,I/O Bank列将自动显示管脚所在I/O bank的名称。Top View - Flip Chip图中显示的I/O bank以颜色区分。
- 在I/O Standard列中,从下拉列表中选择所需的I/O标准。
注: 如果选择True Differential Signaling作为I/O标准,那么一个负节点将自动添加到表中(包括特定管脚位置)。