仅对英特尔可见 — GUID: otg1550047497966
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: otg1550047497966
Ixiasoft
1. Intel® Agilex™ 通用I/O和LVDS SERDES概述
所作的更新针对于: |
---|
Intel® Quartus® Prime设计套件 19.4 |
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。 |
Intel® Agilex™ I/O系统包括一个通用I/O (GPIO)接口,一个Secure Device Manager (SDM) I/O接口和一个Hard Processor System (HPS) I/O接口。每个I/O接口都旨在满足不同的接口连接要求。
通用I/O接口系统支持:
- 1.2 V单端,无电压参考的符合Joint Electron Device Engineering Council (JEDEC)的I/O标准。
- 1.2 V单端和差分电压参考的符合JEDEC的I/O标准。
- 与LVDS兼容的真差分I/O,能够与LVDS子集(如RSDS,Mini-LVDS,Sub-LVDS和使用等效电气规范的任何I/O标准)进行接口连接。
- 高达1600 MHz的DDR4存储器接口,包含一个Hard Memory Controller (HMC)。
- 高达1.6 Gbps的LVDS serializer/deserializer (SERDES)接口。
SDM和HPS I/O接口能够支持1.8 V单端无电压参考的I/O标准,用于SDM和HPS接口连接。