Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

5.6.3.1. Arria® 10 器件的发送器模块

专用电路由真差分缓冲器、串化器,以及在发送器与接收器之间可共享的I/O PLL所组成。串化器从FPGA逻辑中获取高达10位宽的并行数据,然后将此数据同步到加载寄存器,在发送此数据到差分缓冲器之前,使用由I/O PLL同步的移位寄存器将其串化。并行数据的MSB首先被发送。

注: 要驱动LVDS通道,必须使用整数分频PLL模式中的PLL。
图 101. LVDS发送器该图显示了发送器的结构图。在SDR和DDR模式中,数据位宽分别为1和2位。