Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

4.1.5.2. GCLK控制模块

通过静态或动态地使用内部逻辑来驱动多路复用器选择输入,可以为GCLK选择模块选择时钟源。

当动态地选择时钟源时,您可以选择PLL输出(例如C0C1),或者选择一组时钟管脚或者PLL输出。

图 57.  Arria® 10器件的GCLK控制模块


您可以通过 Quartus® Prime软件,使用ALTCLKCTRL IP内核对GCLK网络多路复用器的输入时钟源和clkena信号进行设置。

当使用ALTCLKCTRL IP内核动态选择时钟源时,使用CLKSELECT[0..1]信号选择输入。

注: 您只能切换同一I/O或HSSI组中的专用时钟输入。