Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

5.5.3.4. 可编程开漏输出

当logic-to-pin处于高电平时,开漏输出对输出提供高阻抗状态。如果logic-to-pin处于低电平,输出则为低阻抗状态。

可以附加几个开漏输出到线上。这种连接方式与一个逻辑OR功能相似,通常被称为active-low wired-OR电路。如果至少一个输出处于逻辑0状态(active),那么电路会吸收电流并将电线带至低电平。

如果连接多个器件至一个总线,就可以使用开漏输出。例如,可以将开漏输出用于系统级控制信号,该系统级控制信号可以被任何器件置位或者作为一个中断信号。

可以使用下面的其中一种方法使能开漏输出分配:
  • 使用OPNDRN原语设计三态缓冲器。
  • 打开 Quartus® Prime软件中的Auto Open-Drain Pins选项。
虽然没有使能这一选项分配也可以设计开漏输出,但是也将无法使用I/O缓冲器的开漏输出功能。I/O缓冲器中的开漏输出功能提供了OE到输出的最佳传播延时。