Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

5.6.4.1.1. DPA块

DPA块接收来自差分输入缓冲器的高速串行数据,并从I/O PLL生成的8个相位中选择其一对数据进行采样。DPA选择最靠近串行数据相位的相位。接收数据与所选相位之间的最大相位偏移为1/8单位间隔(UI)9,也是DPA的最大量化误差。时钟的8个相位被平均分配,提供45°分辨率。

图 104. DPA时钟相位到串行数据时序的关系该图显示了DPA时钟和输入串行数据之间可能的相位关系。


DPA块持续监控输入串行数据的相位,并在需要的情况下选择新的相位。通过置位可选的rx_dpa_hold端口,可以防止DPA选择新的时钟相位,此方法适用于所有通道。

DPA电路不需要固定的训练码型以锁定到8个相位中的最佳相位。复位或上电后,DPA电路需要已接收数据上的跳变以锁定到最佳相位。可选的输出端口rx_dpa_locked可用于标示上电或者复位后初始DPA锁定条件已到达最佳相位。使用数据检查器,例如:循环冗余校验(CRC)或对角交叉存取奇偶校验(DIP-4)验证数据。

独立复位端口rx_dpa_reset可用于复位DPA电路。复位后必须重新训练DPA电路。

注: Non-DPA模式下DPA块被旁路。
9 单位间隔是以串行数据速率(快速时钟)运行的时钟的周期。