Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

5.5.2.2. 总线保持电路

每个I/O管脚提供一个仅在配置完成后才有效的可选总线保持功能。当器件进入用户模式时,总线保持电路采集配置最后出现的在管脚上的值。

总线保持电路使用一个额定阻值(RBH)大约为7 kΩ的电阻,将信号电平弱拉至管脚最后驱动的状态。总线保持电路将保持该管脚的状态直到出现下一个输入信号。由此,当总线处于三态时,您不需要外部上拉或者下拉电阻来保持信号电平。

对于每个I/O管脚,可以单独地指定总线保持电路将非驱动管脚拉离输入阈值电压 — 因为噪声能够导致意外的高频切换。为了防止过度驱动信号,总线保持电路驱动的I/O管脚的电压电平低于VCCIO电平。

如果使能了总线保持功能,那么将不能使用可编程上拉选项。要配置差分信号的I/O管脚,请禁用总线保持功能。