Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

10.4.2.1. 使用FPGA内核接入对电压传感器进行访问

用户模式期间,可实现一个软IP来访问电压传感器模块。要从内核架构访问电压传感器模块,需要在 Quartus® Prime工程中包含以下WYSIWYG atom:

通过WYSIWYG Atom访问电压传感器模块Voltage Sensor Block

twentynm_vsblock<name>
(
	.clk (<input>, clock signal from core),
	.reset(<input>, reset signal from core),
	.corectl(<input>, core enable signal from core),
	.coreconfig(<input>, config signal from core),
	.confin(<input>, config data signal from core),
	.chsel(<input>, 4 bits channel selection signal from core),
	.eoc(<output>, end of conversion signal from vsblock),
	.eos(<output>, end of sequence signal from vsblock),
	.dataout(<output>, 12 bits data out of vsblock)
); 
表 121.  电压传感器模块WYSIWYG的说明
端口名称 类型 说明
clk 输入 来自内核的时钟信号。电压传感器最多支持11-MHz时钟。
reset 输入 有效低电平复位信号。复位信号必须异步地由低跳变到高以使电压传感器开始转换。当复位信号为高电平时,所有寄存器被清零,并且内部电压传感器时钟被关断。
corectl 输入 有效高电平信号。“1”表示电压传感器对于内核访问而被使能。“0”表示电压传感器对于内核访问而被禁用。
coreconfig 输入 串行配置信号。有效高电平。
confin 输入 对配置寄存器进行配置的内核的串行输入数据。内核访问模式的配置寄存器是8-bit宽。
chsel[3:0] 输入 4-bit通道地址。指定要转换的通道。
eoc 输出 表示转换结束。每个通道数据的转换结束后,这个信号被置位。
eos 输出 表示序列结束。在所选序列的一个周期内完成转换后,该信号被置位。
dataout[11:0] 输出
  • dataout[11:6]—6-bit输出数据。
  • dataout[5:0]—保留。