仅对英特尔可见 — GUID: sam1403481935742
Ixiasoft
5.1. Arria® 10 器件中的I/O和差分I/O缓冲
通用I/O (GPIO)由LVDS I/O和3 V I/O bank组成:
- LVDS I/O bank — 支持高达1.8 V的差分和单端I/O标准。LVDS I/O管脚形成真差分LVDS通道的管脚对。每对支持两个管脚之间的并行输入/输出匹配。可将每个LVDS通道用作transmitter only或receiver only。每个LVDS通道支持带DPA电路的发送SERDES和接收SERDES。例如:如果将72个通道中的30个通道用作发送器,那么可将剩下的42个通道用作接收器。
- 3 V I/O bank — 仅支持高达3 V的单端I/O标准。每个相邻的I/O对也支持差分SSTL和差分HSTL I/O标准。3 V I/O的单端输出支持所有可编程的I/O单元(IOE)功能,除了:
- 可编程预加重
- RD片上匹配(OCT)
- 校准RS和RT OCT
- 内部VREF生成
Arria® 10 器件支持所有 LVDS I/O bank中的LVDS:
- 所有的LVDS I/O bank支持RD OCT的真LVDS输入和真LVDS输出缓冲器。
- 该器件不支持仿LVDS通道。
- 该器件支持驱动SERDES的I/O PLL的单端I/O参考时钟。