Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

2.2.1. 考虑存储器模块选择

Quartus® Prime根据用户存储器设计的速度与大小,自动划分实现时存储器模块的数量与配置方式。例如,为提高设计性能, Quartus® Prime软件可能将由1块RAM实现的存储器设计扩展为由多块RAM来实现。

要手动分配给存储器一个指定模块大小,需要使用参数编辑器中的RAM IP内核。

对于MLAB,您可以使用 Quartus® Prime软件通过仿真来实现单端口SRAM。仿真能使额外的逻辑资源使用的最少。

由于MLAB的复用体系结构,只有数据输入寄存器,输出寄存器和写地址寄存器在模块中可用。MLAB从ALM获取读地址寄存器。

注: 对于 Arria® 10器件,Resource Property Editor和TimeQuest Timing Analyzer报告M20K模块的位置为EC_X<number>_Y<number>_N<number>,尽管允许的分配位置是M20K_ X<number>_Y<number>_N<number>。Embedded Cell (EC)是M20K模块的子位置。