2017年3月 |
2017.03.15 |
- 更名为Intel。
- 在 Arria® 10器件配置管脚摘要列表中为nIO_PULLUP管脚添加了注释。
- 两个器件接收到不同配置数据集时,使用外部主机的多器件FPP配置图示中,在nCEO和nCE间添加了上拉电阻。
- 链中两个器件接收到不同配置数据集时的多器件AS配置图示中,在nCEO和nCE间添加了上拉电阻。
- 两个器件接收到不同配置数据集时的多器件PS配置图示中,在nCEO和nCE间添加了上拉电阻。
|
2016年10月 |
2016.10.31 |
- 更新了配置管脚的驱动强度:
- DCLK—从1.8 V CMOS 12 mA到1.8 V CMOS 24 mA。
- NCSO[2..0]—从1.8 V CMOS 8 mA到1.8 V CMOS 12 mA。
- AS_DATA0/ASD0,AS_DATA1,AS_DATA2和AS_DATA3—从1.8 V CMOS 8 mA到1.8 V CMOS 24 mA。
|
2016年6月 |
2016.05.13 |
- 更新了设计安全特性和方法。
- 把EX_JTAG_SECURE更新为EXT_JTAG_SECURE的实例
- 添加了强制性和非强制性IEEE Standard 1149.1 JTAG BST指令的列表。
- 更新了Arria 10器件中可用的安全模式及相应使能指令。
- 添加了Qrypt安全工具信息。
|
2016年5月 |
2016.05.02 |
- 添加了FPP和PS配置时间估算到Estimating Configuration Time并删除了Configuration Details部分的小节。
- 添加了关于使用direct-to-application时可能的PCIe时序违规的注释。
- 添加了建议用户设置一个固定的配置映像起始地址的注释。
- 添加了配置管脚的I/O标准和驱动强度部分。
- 更新了AS配置时序波形以包含nCSO。
- 更新了AS配置时序波形中的TSU和TDH。
|
2015年12月 |
2015.12.14 |
- 更新了CLKUSR信息。
- 将CLKUSR部分从主动串行配置移到配置详情。
|
2015年11月 |
2015.11.02 |
- 将配置模式更新成配置方案,以符合一致性。
- 添加了MSEL管脚设置的链接到Arria 10 Hard Processor System Technical Reference Manual。
- 合并了MSEL管脚设置表中的PS和FPP行。这两种方案具有相同的MSEL管脚设置。
- 对MSEL管脚设置表添加了描述, 通过HPS的配置使用PS或FPP MSEL管脚设置。
- 更新了配置模式和特性表,包括"Yes"在JTAG,AS和 PS配置模式中的部分重配置,以及包括一个脚注,提及了只有部分重配置配置为内部主机时。
- 更新了注释:"对于所有配置方案,不能同时使用压缩和加密。
- 更新了时序波形FPP,AS和PS,包括了预上电状态。
- 删除了步骤:在Quartus II软件的Device and Pin Options对话框的Configuration页面中的配置模式列表中选择Remote。
- 增添了注释:将MSEL管脚设置为主动串行,以防止SFL编程期间EPCQ-L ID读取失败。
- 将Quartus II更改成Quartus Prime。
|
2015年5月 |
2015.05.04 |
- 增添了FPP,AS和PS配置的时序波形。
- 将‘Trace Length and Loading’更新成‘Trace Length Guideline’,并删除了加载内容。
- 添加了Arria 10 Device Datasheet的链接,以及获得加载信息。
- 更新了‘Configuration Modes and Features of Arria 10 Devices’中FPP支持8和32比特。
- 添加了 ‘Design Security’and ‘Configuration Data Compression’注释,不能同时使用压缩和加密。
|
2015年1月 |
2015.01.23 |
- 更新了100 MHz上的AS配置期间的CLKUSR管脚使用
- 更新PS, FPP x8, FPP x16和Configuration via HPS的最大时钟速率从125 MHz到100 MHz。
- 更新了Remote System Upgrade Circuitry图,替换了RU_SHIFTnLD and RU_CAPTnUPDT to RU_CTL[1:0]。
- 将ALTREMOTE_UPDATE megafunction更新成Altera remote Update IP Core。
- 将用户看门狗超时值从34..46更新成34..45。
- 更新了nIO_PULLUP由VCC供电。
- 添加了 Arria® 10器件表中的 Max Data Rate in Configuration Modes and Features的注释。
|
2014年8月 |
2014.0818 |
- 添加了具有多个EPCQ-L器件的主动串行配置部分。
- 删除了独特的芯片ID部分。
- 更新了JTAG配置部分,将USB-Blaster下载电缆支持的详细信息包含在内。
- 更新了上电部分。
- 更新了配置镜像部分,将起始地址包含在内。
- 更新了远程更新模式中的配置序列部分。
- 更新了“远程系统更新状态机”部分。
- 更新了图7-18:使用微处理器进行单一器件的JTAG配置中的JTAG管脚的电源参考。
- 更新了图7-20: Arria 10器件的配置序列。
- 更新了图7-22: Arria 10远程系统更新结构图。
- 更新了表7-1:Arria 10器件的配置模式和功能,其中更新了部分重配置的所支持的时钟速率。
- 更新了表7-3:Arria 10器件的每个配置方案的MSEL管脚设置,以将所支持的VCCPGM电压添加到FPP和PS配置方案中。
- 更新表7-6:远程系统更新寄存器,其中更新了对移位、控制、更新和状态寄存器的说明。
- 更新了表7-7:控制寄存器位。
- 删除了独特的芯片ID部分。
|
2013年12月 |
2013.1202 |
首次发布。 |