Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

3.3. 设计考量

在您的设计中需要考虑以下几点:

表 18.  设计考量
DSP实现 定点运算 浮点运算
设计单元
  • 操作模式
  • 内部系数和预加器
  • 累加器
  • Chainout加法器
  • 操作模式
  • Chainout加法器
Quartus® Prime软件提供以下设计模板用于实现 Arria® 10器件中的DSP模块。
表 19.   Arria® 10器件中的DSP设计模板
操作模式 可用的设计模板
18 x 18 Independent Multiplier Mode Single Multiplier with Preadder and Coefficient
27 x 27 Independent Multiplier Mode
  • M27x27 with Dynamic Negate
  • M27x27 with Preadder and Coefficient
  • M27x27 with Input Cascade, Output Chaining, Accumulator, Double Accumulator and Preload Constant
Multiplier Adder Sum Mode
  • M18x19_sumof2 with Dynamic Sub and Dynamic Negate
  • M18x19_sumof2 with Preadder and Coefficient
  • M18x19_sumof2 with Input Cascade, Output Chaining, Accumulator, Double Accumulator and Preload Constant
18 x 19 Multiplication Summed with 36-Bit Input Mode
  • M18x19_plus36 with Dynamic Sub and Dynamic Negate
  • M18x19_plus36 with Input Cascade, Output Chaining, Accumulator, Double Accumulato and Preload Constant
18-bit Systolic FIR Mode
  • M18x19_systolic with Preadder and Coefficient
  • M18x19_systolic with Input Cascade, Output Chaining, Accumulator, Double Accumulator and Preload Constant
通过执行下面步骤可以获得设计模板:
  1. Quartus® Prime软件中,打开一个新的Verilog HDL或VHDL文件。
  2. 在Edit标签中,点击Insert Template
  3. 在Insert Template窗口提示中,根据喜好的设计语言点击Verilog HDL或者VHDL
  4. 点击Full Designs展开选项。
  5. 在选项中,点击Arithmetic > DSP Features > > DSP Features for 20-nm Device
  6. 选择符合您设计要求的设计模板,点击Insert to append the design template to a new .v or .vhd file.