Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

6.8. 文档修订历史

日期 版本 修正内容
2017年3月 2017.03.15
  • 移除了硬核存储控制器对Avalon Streaming (Avalon ST)接口协议的支持。
  • 重命名为Intel。
2016年10月 2016.10.31

移除了 Arria® 10 GX器件系列产品中的F36封装。

2016年5月 2016.05.02
  • 更新了QDR II、QDR II+和QDR II+ Xtreme SRAM的最大频率。
  • 更新了DDR4 SDRAM最大支持的频率。
  • 移除了Arria 10 GT器件的NF40和UF45封装支持。
  • Arria® 10 器件章节的外部存储器接口I/O管脚中添加了指南:外部存储器接口的I/O Bank 2A的使用。
  • 移除了HPS硬核存储控制器中的LPDDR3支持。
  • Arria® 10章节中添加了HPS外部存储器接口连接,解释在同一器件中使用non-HPS EMIF的HPS EMIF的限制。
  • 更新了F36和KF40封装(GX 570和GX 660器件)中含有ECC的DDR4 x40所支持的接口数。
  • 移除了有关使用3 V I/O bank来支持含有ECC接口的DDR4 x40的注释和脚注。
  • 添加了表格以显示在同一器件中使用HPS EMIF实例时, Arria® 10 SX器件封装所支持的存储器接口。
  • 移除了主控制路径组件表中DDR3和DDR4的突发突变功能。
  • 移除了硬核储存控制器特性表中的DDR4减速模式功能。
  • 移除了硬核储存控制器特性表中硬核储存控制器的DQS跟踪功能。
2015年11月 2015.11.02
  • 在每种存储器标准支持的Altera IP类型的表格中移除了对DDR4、DDR3和DDR3L SDRAM的BC4和On-the-fly的支持。
  • 在每种存储器标准支持的Altera IP类型的表格中将DDR4、DDR3和DDR3L SDRAM支持的DQ组修改成x4/x8。
  • 在硬核存储控制器中添加了LPDDR3 SDRAM和IP支持。
  • 添加链接到Arria 10器件数据表 - 硬核存储控制器支持的存储器标准以及Arria 10器件数据表 - 软核存储控制器支持的存储器标准。
  • 添加了HPS含有ECC的DDR3 x32、HPS的Single和Dual-Rank的DDR3 x 72、HPS含有ECC的DDR4 x32以及Single-Rank的DDR3 x72表在 Arria® 10中的封装支持。
  • Quartus II实例更改成Quartus Prime
2015年6月 2015.06.15 在显示硬核存储控制器体系结构的图上移除了DFI标签。 Arria® 10器件不支持DFI。
2015年5月 2015.05.15 在列出由 Arria® 10硬核存储控制器支持的存储器标准的表格中更正了DDR3 1/2速率和1/4速率的最大频率。
2015年5月 2015.05.04 更新了列出 Arria® 10器件中硬核存储控制器所支持的存储器标准的表格。
2015年1月 2015.01.23
  • 更新了列出 Arria® 10器件所支持的存储器标准的表格。
  • 移除了LPDDR3 SDRAM的硬核存储控制器和IP支持。
  • 移除了RLDRAM 2的支持。
  • 更新了QDR II+/II+ Xtreme SRAM的支持,使其也包括QDR II SRAM。
  • 添加了QDR IV软核存储控制器的支持。
  • 添加了脚注阐明 Arria® 10 SX 480器件的F34封装支持的DDR4 x32接口数,包括使用I/O bank 2K。如果在FPGA的DDR4 x32接口中使用I/O bank 2K,那么HPS将没有访问DDR4 x32接口的权限。
  • 添加了阐明具有ECC的DDR3和DDR4 x32接口,包括32比特数据和8比特ECC的信息。
  • 移除了有关子系统的硬核和软核部分的信息。 Arria® 10的硬核存储控制器IP仅通过硬核Nios II处理器来校准外部存储器接口。
2014年8月 2014.08.18
  • 移除了DDR4 SDRAM的硬核存储控制器1/2速率的支持。
  • 移除了DDR3U SDRAM的硬核存储控制器和IP支持。
  • 添加了QDR II+ SRAM和QDR II+ Xtreme SRAM的软核存储控制器全速率的支持。
  • 更新了HPS支持的外部存储器标准列表。
  • 更新了支持U19封装的DDR3 x72 (单列) 存储器接口的数量。
  • 移除了将3 V I/O bank用于HPS的注释。对于HPS,3 V I/O bank不用于外部存储器接口。
  • 更新了支持Arria 10 SX器件的DDR3 x72 (双列) 存储器接口的数量。
  • 更新了支持Arria 10 GT 1150器件NF45的DDR4 x32 (含有ECC) 存储器接口的数量。
  • 添加了QDR II + SRAM软核存储控制器IP的支持。
  • 添加了阐明RLDRAM3支持通过软核存储控制来使用硬核PHY的信息。
  • 更新了列出硬核存储控制器功能来提高精确度的表格,并添加了缺失的信息。
  • 在主题列出外部存储器接口封装支持之前添加了一个注释,以阐明并非所有的I/O bank可用于外部存储器接口。
  • 将外部存储器接口管脚指南以及DDR4的外部存储器接口实现的实例移到外部存储器接口手册
2013年12月 2013.12.10 更新了LPDDR2到LPDDR3的HPS存储器标准的支持。
2013年12月 2013.12.02 首次发布。