仅对英特尔可见 — GUID: sam1403482923849
Ixiasoft
7.2.1.3.1. 管脚连接和指南
对于该配置设置,请遵循以下管脚连接和指南:
- 硬接线链中首个器件中的MSEL管脚,以选择AS配置方案。对于链中后续器件,硬接线其MSEL管脚以选择PS配置方案。支持PS配置的任何其他Intel FPGA也可成为链的部分作为配置从器件。
- 在链中将所有器件的以下管脚连接在一起:
- nCONFIG
- nSTATUS
- DCLK
- DATA[]
- CONF_DONE
- 确保DCLK和 DATA[] 在每四个器件进行缓冲,以避免信号完整性和时钟偏移问题。