Intel® Arria® 10内核架构和通用I/O手册

ID 683461
日期 5/08/2017
Public
文档目录

4.1.1. Arria® 10器件中的时钟资源

表 27.   Arria® 10器件中的时钟资源
时钟输入管脚
器件 可用的资源数量 时钟资源的来源
  • 10AS016
  • 10AS022
  • 10AX016
  • 10AX022
  • HSSI: 4个差分对
  • I/O: 32个单端或16个差分对
对于高速串行接口(HSSI): REFCLK_GXB[L,R][1:4][C,D,E,F,G,H,I,J]_CH[B,T][p,n] 管脚

对于I/O: CLK_[2,3][A..L]_[0,1][p,n] 管脚

  • 10AS027
  • 10AS032
  • 10AX027
  • 10AX032
  • HSSI: 8个差分对
  • I/O: 32个单端或16个差分对
  • 10AS048
  • 10AX048
  • HSSI: 12个差分对
  • I/O:48个单端或24个差分对
  • 10AS057
  • 10AS066
  • 10AX057
  • 10AX066
  • HSSI: 16个差分对
  • I/O: 64个单端或32个差分对
  • 10AT090
  • 10AT115
  • 10AX090
  • 10AX115
  • HSSI: 32个差分对
  • I/O: 64个单端或32个差分对
GCLK网络
器件 可用的资源数量 时钟资源的来源
全部 32
  • 每个通道的物理介质附加子层(PMA)和物理编码子层(PCS)TX和RX时钟
  • 每个通道的PMA和PCS TX和RX分频时钟
  • Hard IP内核时钟输出信号
  • DLL时钟输出
  • 小数分频PLL (fPLL)和I/O PLL C计数器输出
  • 用于反馈的I/O PLL M计数器输出
  • REFCLK和时钟输入引脚
  • 内核信号
  • 相位对齐计数器输出
RCLK网络
器件 可用的资源数量 时钟资源的来源
  • 10AS016
  • 10AS022
  • 10AS027
  • 10AS032
  • 10AX016
  • 10AX022
  • 10AX027
  • 10AX032
8
  • 每个通道的物理介质附加子层(PMA)和物理编码子层(PCS)TX和RX时钟
  • 每个通道的PMA和PCS TX和RX分频时钟
  • Hard IP内核时钟输出信号
  • DLL时钟输出
  • fPLL和I/O PLL C计数器输出
  • 用于反馈的I/O PLL M计数器输出
  • REFCLK和时钟输入引脚
  • 内核信号
  • 相位对齐计数器输出
  • 10AS048
  • 10AX048
12
  • 10AS057
  • 10AS066
  • 10AX057
  • 10AX066
  • 10AT090
  • 10AT115
  • 10AX090
  • 10AX115
16
SPCLK网络
器件 可用的资源数量 时钟资源的来源
  • 10AS016
  • 10AS022
  • 10AX016
  • 10AX022
  • 10AS027
  • 10AS032
  • 10AX027
  • 10AX032
144 对于HSSI:
  • 每个通道上的物理介质附加子层(PMA)和物理编码子层(PCS) TX和RX时钟
  • 每个通道上的PMA和PCS TX和RX分频时钟
  • Hard IP内核时钟输出信号
  • DLL时钟输出
  • fPLL C计数器输出
  • REFCLK和时钟输入管脚
  • 核心信号

对于I/O:

  • DPA输出(LVDS I/O only)
  • I/O PLL CM计数器输出
  • 时钟输入管脚
  • 核心信号
  • 相位对齐计数器输出
  • 10AS048
  • 10AX048
216
  • 10AS057
  • 10AS066
  • 10AX057
  • 10AX066
288
  • 10AT090
  • 10AT115
  • 10AX090
  • 10AX115
384
LPCLK网络
器件 可用的资源数量 时钟资源的来源
  • 10AS016
  • 10AS022
  • 10AX016
  • 10AX022
  • 10AS027
  • 10AS032
  • 10AX027
  • 10AX032
24 对于HSSI:
  • 每个通道上的物理介质附加子层(PMA)和物理编码子层(PCS) TX和RX时钟
  • 每个通道上的PMA和PCS TX和RX分频时钟
  • Hard IP内核时钟输出信号
  • DLL时钟输出
  • fPLL CM计数器输出
  • REFCLK和时钟输入管脚
  • 内核信号

对于I/O:

  • DPA输出(LVDS I/O only)
  • I/O PLL CM计数器输出
  • 时钟输入管脚
  • 内核信号
  • 相位对齐计数器输出
  • 10AS048
  • 10AX048
36
  • 10AS057
  • 10AS066
  • 10AX057
  • 10AX066
48
  • 10AT090
  • 10AT115
  • 10AX090
  • 10AX115
64

关于时钟输入管脚连接的详细信息,请参考管脚连接指南。