Intel® Quartus® Prime Pro Edition用户指南: 部分重配置

ID 683834
日期 5/11/2020
Public
文档目录

1. 创建一个部分重配置设计

所作的更新针对于:
Intel® Quartus® Prime设计套件 20.1
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
部分重配置(PR)使您能够动态地对一部分FPGA进行重配置,而其余的FPGA设计则会继续运行。在设计的一个特定区域中可以定义多种不同的重配置,对区域以外的操作不会造成影响。这种方法对多种功能的系统有效,包括在相同的FPGA器件资源中分时(time-share)的功能。PR能够实现更复杂的FPGA系统。

Intel® Quartus® Prime Pro Edition软件支持用于 Intel® Stratix® 10 Intel® Agilex™ Intel® Arria® 10 Intel® Cyclone® 10 GX器件系列的PR特性。

图 1. 部分重配置设计
PR在扁平化设计(flat design)的基础上进行了如下改进:
  • 支持运行时设计重配置
  • 通过时分复用(time-multiplexing)提高设计的可扩展性
  • 通过有效利用电路板空间降低成本和功耗
  • 支持设计中的动态时分复用功能
  • 通过更小的比特流来改进初始编程时间
  • 通过线路升级来降低系统停机时间
  • 通过支持远程硬件更新来实现简单的系统更新
  • 部分重配置的简化编译流程

层次化部分重配置(Hierarchical Partial Reconfiguration)

Intel® Quartus® Prime Pro Edition软件还支持层次化部分重配置(HPR),在设计中包含多个父级和子级设计分区或多个层级的分区。在HPR设计中,静态区域实例化父PR区域,而父PR区域例化子PR区域。对于子分区和父分区,可以进行相同的PR区域重编程。有关详细的HPR说明,请参考Partial Reconfiguration Tutorials。

静态更新部分重配置

静态更新部分重配置(SUPR)使您能够定义和修改专门的静态区域,而无需重新编译所有角色(persona)。对于为降低风险而需要更改但从不需要运行时重配置的设计中的一部分,此技术很有用。在没有SUPR分区的PR中,对于静态区域的任何更改,必须重新编译所有角色。有关SUPR的详细说明,请参考“部分重配置教程”。

部分重配置设计仿真

Intel® Quartus® Prime Pro Edition软件通过仿真多路复用器的使用来支持PR角色转换的仿真。您可以使用仿真多路复用器来更改仿真过程中驱动PR区域内部逻辑的角色。此仿真使您能够在可重配置的分区中观察到结果变化和中间效果。请参考部分重配置设计仿真获得详细信息。

Intel® Quartus® Prime Pro Edition software supports compilation of PR designs for Intel® Agilex™ devices, but does not yet support Intel® Agilex™ PR bitstream generation.

本页面上的信息是否对您有用?

剩余字符数:

反馈消息