仅对英特尔可见 — GUID: lwy1492981021811
Ixiasoft
1.1. 部分重配置术语
1.2. 部分重配置过程序列
1.3. 内部主机部分重配置
1.4. 外部主机部分重配置
1.5. 部分重配置设计考量
1.6. 部分重配置设计流程
1.7. 层次化部分重配置(Hierarchical Partial Reconfiguration)
1.8. 部分重配置设计时序分析
1.9. 部分重配置设计仿真
1.10. 部分重配置设计调试
1.11. PR比特流安全性验证( Intel® Stratix® 10和 Intel® Agilex™ 设计)
1.12. PR比特流压缩和加密( Intel® Arria® 10和 Intel® Cyclone® 10 GX设计)
1.13. 避免PR编程错误
1.14. 对PR设计导出与版本兼容的编译数据库
1.15. 创建一个部分重配置设计修订历史
2.1. 内部和外部PR主机配置
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. 生成和仿真 Intel® FPGA IP
2.9. Intel® Quartus® Prime Pro Edition用户指南:部分重配置存档
2.10. 部分重配置解决方案IP用户指南修订历史
仅对英特尔可见 — GUID: lwy1492981021811
Ixiasoft
2.8.2. 运行Freeze Bridge Update脚本
当Freeze Bridge例化成一个Platform Designer系统组件时,Freeze Bridge与PR region之间的接口连接必须匹配,以便Platform Designer在系统生成期间不插入任何额外的互连。
您可以运行提供的Update Freeze Bridge Parameters脚本来自动更新Freeze Bridge Avalon® 接口属性,而不是在参数编辑器中手动匹配 Avalon® 接口属性。
运行此脚本可根据连接PR区域组件的 Avalon® 属性设置来更新Freeze Bridge的maseter和slave接口或者sink和source接口。
运行Update Freeze Bridge Parameters脚本:
- 打开一个包含一个或多个Freeze Bridge组件的实例的Platform Designer系统。
- 在Platform Designer中,点击View > System Scripting。System Scripting选项卡显示 Platform Designer Built-in Scripts。
- 要更新Platform Designer系统中的所有freeze bridge,需要在脚本的Additional Commands部分将update_all_freeze_bridges设置成1。如只更新单一freeze bridge,点击freeze bridge实例。
- 点击Run Script。此脚本运行和更新freeze bridge参数。
图 73. Platform Designer System Scripting选项卡