仅对英特尔可见 — GUID: yom1486073324557
Ixiasoft
仅对英特尔可见 — GUID: yom1486073324557
Ixiasoft
2. 部分重配置解决方案IP用户指南
例化这些IP core中的一个或多个来在设计中实现PR功能的握手和冻结逻辑。或者,创建自己的PR握手和冻结逻辑,以与PR区域进行接口连接。
Intel® FPGA IP | 说明 | 使用 |
---|---|---|
Partial Reconfiguration Controller Intel® FPGA IP |
专用IP组件,将部分重配置比特流发送到 Intel® Stratix® 10或者 Intel® Agilex™ FPGA。PR比特流通过调整FPGA中的CRAM比特来执行重配置。 |
每个 Intel® Stratix® 10或者 Intel® Agilex™ FPGA一个实例 |
Partial Reconfiguration External Configuration Controller Intel® FPGA IP | IP组件,通过专用PR管脚上的外部源支持 Intel® Stratix® 10和 Intel® Agilex™ FPGA部分重配置。4 | 每个 Intel® Stratix® 10或者 Intel® Agilex™ FPGA一个实例,用于外部配置 |
Partial Reconfiguration Controller Intel® Arria® 10/Cyclone 10 FPGA IP |
专用IP组件,将部分重配置比特流发送到 Intel® Arria® 10或者 Intel® Cyclone® 10 GX FPGA。PR比特流通过调整FPGA中的CRAM比特来执行重配置。 |
每个 Intel® Arria® 10或者 Intel® Cyclone® 10 GX FPGA一个实例,用于内部和外部配置 |
Partial Reconfiguration Region Controller Intel® FPGA IP |
对控制与PR区域握手(handshaking)的模块提供一个标准的 Avalon® Memory Mapped ( Avalon® -MM)接口。确保PR区域根据PR handshake停止,复位和重启。 |
每个PR区域一个实例。 |
Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP |
对 Avalon® -MM接口提供PR区域的冻结功能。 |
在每个PR区域中的每个接口一个实例。 |
Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP |
对 Avalon® Streaming ( Avalon® -ST)接口提供PR区域的冻结功能。 |
在每个PR区域中的每个接口一个实例。 |
本章节内容
内部和外部PR主机配置
Partial Reconfiguration Controller Intel FPGA IP
Partial Reconfiguration Controller Intel Arria 10 /Cyclone 10 FPGA IP
Partial Reconfiguration External Configuration Controller Intel FPGA IP
Partial Reconfiguration Region Controller Intel FPGA IP
Avalon-MM Partial Reconfiguration Freeze Bridge Intel FPGA IP
Avalon-ST Partial Reconfiguration Freeze Bridge Intel FPGA IP
生成和仿真 Intel FPGA IP
Intel Quartus Prime Pro Edition用户指南:部分重配置存档
部分重配置解决方案IP用户指南修订历史