仅对英特尔可见 — GUID: ttr1468439511386
Ixiasoft
1.1. 部分重配置术语
1.2. 部分重配置过程序列
1.3. 内部主机部分重配置
1.4. 外部主机部分重配置
1.5. 部分重配置设计考量
1.6. 部分重配置设计流程
1.7. 层次化部分重配置(Hierarchical Partial Reconfiguration)
1.8. 部分重配置设计时序分析
1.9. 部分重配置设计仿真
1.10. 部分重配置设计调试
1.11. PR比特流安全性验证( Intel® Stratix® 10和 Intel® Agilex™ 设计)
1.12. PR比特流压缩和加密( Intel® Arria® 10和 Intel® Cyclone® 10 GX设计)
1.13. 避免PR编程错误
1.14. 对PR设计导出与版本兼容的编译数据库
1.15. 创建一个部分重配置设计修订历史
2.1. 内部和外部PR主机配置
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. 生成和仿真 Intel® FPGA IP
2.9. Intel® Quartus® Prime Pro Edition用户指南:部分重配置存档
2.10. 部分重配置解决方案IP用户指南修订历史
仅对英特尔可见 — GUID: ttr1468439511386
Ixiasoft
1.6.9. 步骤9:对FPGA器件进行编程
Intel® Quartus® Prime Assembler生成设计角色的PR比特流。对于 Intel® Arria® 10和 Intel® Cyclone® 10 GX设计,发送此比特流到PR控制模块。对于 Intel® Stratix® 10和 Intel® Agilex™ 设计,发送PR比特流到SDM。在生成PR比特流之前,必须编译PR工程,包含基本修订版和至少一个实现修订版。
对于 Intel® Stratix® 10和 Intel® Agilex™ 设计,Assembler在编译结束时自动生成一个配置.rbf。对于 Intel® Arria® 10和 Intel® Cyclone® 10 GX设计,您可以将GENERATE_PR_RBF_FILE assignment添加到.qsf中,或者使用Convert Programming Files对话框将Partial-Masked SRAM Object Files (.pmsf)转换成.rbf文件,如生成PR比特流文件所述。
编程文件生成
编程文件 | 描述 |
---|---|
<rev>.<pr_region>.pmsf | 包含PR区域的部分掩码位。.pmsf文件包含用于创建PR比特流的所有信息。
注: 默认文件名与分区名相对应。
|
<rev>.<static_region>.msf | 包含静态区域的掩码位。 |
<rev>.sof | 包含整个器件的配置信息。 |