仅对英特尔可见 — GUID: mwh1404945943371
Ixiasoft
仅对英特尔可见 — GUID: mwh1404945943371
Ixiasoft
2.3.1. 从接口(Slave Interface)
Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP提供一个 Avalon® -MM从接口,用于对PR配置寄存器进行读写。
名称 | 地址偏移 | 访问 | 说明 |
---|---|---|---|
PR_DATA | 0x00 | Write | 每个数据写入write到此地址,表明此比特流发送到IP core。 在该地址上执行read将返回所有0's。 |
PR_CSR | 0x01 | Read or Write | 控制和状态寄存器 |
Version Register | 0x02 | Read-Only | Read-only SW版本寄存器。寄存器当前为0xAA500003。 |
PR Bitstream ID | 0x03 | Read-Only | Read-only PR POF ID寄存器 |
位偏移 | 说明 |
---|---|
0 | pr_start信号的读和写控制寄存器。请参考端口来了解pr_start信号的详细信息。 pr_start = PR_CSR[0] IP core在PR_CSR[0]置位后的一个时钟周期自动将PR_CSR[0]置低成0值,简化了流程,避免此寄存器的手动置位和置低来控制pr_start信号。 |
1 | 已保留。 |
2-4 | status[2:0]信号的read-only状态寄存器。 PR_CSR[4:2] = status[2:0] 请参考端口来了解状态信号的详细信息。 |
5 | 用于中断的读取和清除比特。 如果使能了中断接口,那么读取此比特会返回irq信号的值。写入一个1会清除中断。 如果禁用中断接口,那么读取此比特将始终返回一个0值。 |
0-31 | 保留的比特。取决于 Avalon® -MM数据总线宽度。 |